國產(chǎn)元器件在星敏感器的應用設計和驗證測試

王燕清，吳永康，沈 杰，馬英超，李新鵬

國產(chǎn)元器件在星敏感器的應用設計和驗證測試

王燕清，吳永康，沈 杰，馬英超，李新鵬

（上海航天控制技術(shù)研究所，上海，201109）

受到國際環(huán)境影響，選用高性能的進口元器件存在禁運風險，元器件中國自主研制可控需求日益迫切。在宇航領域，國產(chǎn)元器件應用驗證生態(tài)環(huán)境薄弱，需通過核心電子器件在衛(wèi)星體系中的驗證與應用，發(fā)現(xiàn)器件性能和應用方法的問題，檢驗核心電子器件的先進性和不同應用條件下的可用性。根據(jù)核心電子器件在星敏感器中的驗證與應用要求，實現(xiàn)了多種核心電子器件在星敏感器中的全面集成應用，星敏感器核心電子器件自主保障率達到100%，加速了核心電子器件成果推廣和航天裝備的自主可控。

國產(chǎn)元器件；自主可控；星敏感器；應用設計

0 引 言

星敏感器是一種高度自主的姿態(tài)敏感器，通過探測器對星空成像，測量恒星矢量在星敏感器坐標系中的分量，并利用已知恒星的精確位置來確定衛(wèi)星相對于慣性坐標系的三軸姿態(tài)，已經(jīng)成為衛(wèi)星上必不可少的姿態(tài)敏感器[1,2]。星敏感器電子學系統(tǒng)設計建立在CPU和FPGA的處理平臺基礎之上，主要由探測器模塊、電源模塊、接口模塊、數(shù)字信號處理模塊構(gòu)成，元器件種類較多且核心器件基本來自進口[3]?？紤]到國際形勢和戰(zhàn)略意義，需要盡可能采用國產(chǎn)元器件來替代進口器件[4]。國產(chǎn)元器件在星敏感器的驗證與應用可以檢驗核心電子器件的先進性和不同應用條件下的可用性，加速核心電子器件成果推廣和航天裝備的自主可控[5]。本文通過對星敏感器電路國產(chǎn)化設計，實現(xiàn)核心電子器件自主國產(chǎn)化率達到100%。圍繞國產(chǎn)核心電子器件設計監(jiān)測電路和相應的測試軟件，實時監(jiān)測電子器件的功能性能參數(shù)，通過數(shù)據(jù)分析實現(xiàn)應用效果評價。

1 星敏感器電路原理和組成

星敏感器以恒星作為姿態(tài)測量的參考源，輸出其在慣性參考系中的指向[6]。探測器完成光電轉(zhuǎn)換，將星像轉(zhuǎn)變成視頻電信號輸出；時序信號發(fā)生器與驅(qū)動器給出控制APS或CCD探測器和視頻信號處理器的工作時序[7]。輸出的數(shù)字圖像傳送到數(shù)字信號處理器進行判星、單星定位、星識別、星敏感器姿態(tài)角和航天器姿態(tài)角的計算等處理工作，給出慣性坐標系下的姿態(tài)四元數(shù)[8,9]。

星敏感器的電路系統(tǒng)主要由探測器模塊、電源模塊、驅(qū)動模塊、數(shù)字信號處理模塊、接口模塊等組成，涉及模擬電源、數(shù)字邏輯、圖像處理、通信交互等領域[9]。星敏感器電路系統(tǒng)圍繞國產(chǎn)電子器件開展設計，采用處理器BM3803作為信息處理的主控制器，被測器件掛在處理器上，通過處理器的操作直接或間接地對被測器件進行狀態(tài)監(jiān)測，并對各個被測國產(chǎn)元器件（處理器自身也作為被測國產(chǎn)元器件）的工作狀態(tài)進行匯總管理，進行數(shù)據(jù)打包，并將數(shù)據(jù)包通過掛在處理器上的總線接口（1553B總線接口）發(fā)送給測試計算機[10]。

系統(tǒng)功能框圖如圖1所示。

圖1 星敏感器電路系統(tǒng)原理

2 基于國產(chǎn)元器件的星敏感器電路設計

2.1 電源模塊設計

電源系統(tǒng)是星敏感器運行工作的基礎，電源系統(tǒng)要求能夠適應外部惡劣環(huán)境，電源系統(tǒng)需為內(nèi)部提供穩(wěn)定可靠的電源。本文選用中國航天某所的DC/DC模塊（LDCD/28(42)-5R-12F/SP（帶法蘭））實現(xiàn)將+42V（+28V）直流輸入轉(zhuǎn)換為星敏感器上電路所需要的二次電源。該電源模塊作為被應用驗證被監(jiān)測的器件，同時為后端其他國產(chǎn)元器件提供二次電源，該芯片需要被監(jiān)測的狀態(tài)包括二次電源壓、二次電源紋波兩種參數(shù)，這兩種參數(shù)的監(jiān)測通過采用ADC對二次電源輸出信號進行采集分析獲得。圖2為電源模塊原理框圖。

北京升宇的線性調(diào)整器RSW1201HRH用來實現(xiàn)從+5V到+3.3V、+2.5V、+1.8V、+1.5V等電壓的轉(zhuǎn)換。線性調(diào)整器的輸出電壓和紋波這兩種參數(shù)通過采用ADC進行采集分析達到實時監(jiān)測。

國產(chǎn)DCDC模塊與進口DCDC模塊相比封裝尺寸和電參數(shù)基本相同，抗輻照指標提升，在電路設計上，為了監(jiān)測國產(chǎn)電源模塊的電參數(shù)，供電電路設計增加檢測電壓信號和處理電路，CPU軟件設計增加采集和處理程序。

圖2 電源模塊原理

表1 為國產(chǎn)和進口電源模塊性能指標對比。

表1 國產(chǎn)和進口電源模塊性能指標對比

Tab.1 The Character of Domestic and Foreign Power Components

性能指標進口電源模塊VPT公司DVHF2805SF國產(chǎn)電源模塊771所LDCD/28(42)-5R-12F/SP 電參數(shù)指標輸出功率PO/ W2014.4 輸入電壓VI/V15～5019～51 輸出電流IO /A0～1.340.2～2.4 輸出電壓Vo/V—4.95～5.05 輸出紋波電壓VR/mV<40<100 封裝尺寸/mm50.80×28.70（法蘭）（平行縫焊）50.75×28.70（法蘭）（平行縫焊） 抗輻照指標抗總劑量輻射能力rad(Si)≥30K（S級器件指標）≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞44 （S級器件指標）＞75

2.2 處理器BM3803最小系統(tǒng)電路設計

處理器BM3803作為被測器件，運行相關(guān)測試程序，需要被監(jiān)測的參數(shù)/功能包括：

a）指令集功能：通過運行指令集測試程序進行測試，測試結(jié)果通過總線接口發(fā)送上傳；

b）整數(shù)/浮點處理運算功能：通過運行整數(shù)/浮點運算測試程序進行測試，測試結(jié)果通過總線接口發(fā)送上傳；

c）復位功能：通過FPGA給BM3803輸入復位信號，并通過FPGA檢測BM3803的“心跳輸出信號”是否歸零（心跳信號通過GPIO模擬輸出），并在復位完成后恢復正常（注：處理器和FPGA均設計有心跳信號輸出，F(xiàn)PGA的心跳信號通過處理器進行檢測，處理器輸出的心跳信號由FPGA進行檢測）；

d）中斷功能：驗證電路主要針對BM3803的GPIO輸入中斷進行監(jiān)測，設置BM3803的某個GPIO作為輸入，并使能其中斷有效，通過FPGA給該GPIO管腳輸入脈沖信號，查看BM3803是否正常產(chǎn)生中斷，測試結(jié)果通過總線接口發(fā)送上傳；

e）存儲器接口功能：通過掛接被監(jiān)測的SRAM、PROM進行測試，通過運行程序，功能正常運行則認為其存儲器接口功能正常，測試結(jié)果通過總線接口發(fā)送上傳；

f）處理器功耗監(jiān)測：通過采用大功率精密電阻作為BM3803內(nèi)核電源以及IO電源的電流采樣電阻，同時通過ADC采集電流采樣電阻兩端的電壓，進行電源電流監(jiān)測，從而計算內(nèi)核電源以及IO電源的功耗曲線；

g）處理器動態(tài)性能監(jiān)測：采用FPGA控制ADC監(jiān)測BM3803的IO口（只選1個管腳）、存儲器控制信號（片選、讀、寫）的輸入/輸出的時序，包括信號的上升/下降沿時間、有效電平持續(xù)時間、有效電平電壓值等。

處理器BM3803的芯片功能框圖如圖3所示。

圖3 BM3803芯片功能

處理器BM3803最小系統(tǒng)電路主要涉及BM3803外圍的復位電路、時鐘電路、串口電路，具體如圖4所示。

圖4 BM3803最小系統(tǒng)功能

表2為國產(chǎn)和進口處理器性能指標對比。

表2 國產(chǎn)和進口處理器性能指標對比

Tab.2 The Character of Domestic and Foreign CPU Components

性能指標進口處理器ATMEL公司AT697F-KG-SV國產(chǎn)處理器772所BM3803MG 電參數(shù)指標內(nèi)核電源電壓/V1.8±0.151.8±0.15 端口電源電壓/V3.3±0.303.3±0.30 功耗/W1（100MHz）1（70MHz） 工作頻率/MHz0～1001～70 電平特性輸入高電平/V≥2.0— 輸入低電平/V≤0.8 輸出高電平/V≥2.6 輸出低電平/V≤0.4 封裝尺寸/mm37.34×37.34(MQFP256 PGA封裝)47.72×47.72(CPGA391 PGA封裝) 抗輻照指標抗總劑量輻射能力rad(Si)≥60K≥100K 單粒子翻轉(zhuǎn)錯誤率次/(天·位)≤1×10-5（GEO軌道）≤3×10-5（GEO軌道） 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞70＞75

2.3 FPGA最小系統(tǒng)電路設計

FPGA（BQR2V3000）作為被測器件，同時作為星敏感器的主控制器，用于產(chǎn)生激勵信號、采集響應信號、控制ADC等。

FPGA最小系統(tǒng)主要包括復位電路、時鐘電路以及邏輯配置電路，其中復位電路主要用于接收星敏感器外部輸入的復位信號，然后產(chǎn)生FPGA的復位信號，復位FPGA，同時FPGA輸出星敏感器上其他數(shù)字電路的復位信號；時鐘電路主要為晶振電路，主要用于為FPGA提供時鐘輸入；邏輯配置電路為PROM芯片電路，F(xiàn)PGA在MASTER SERIAL配置模式下，從外部PROM讀取配置數(shù)據(jù)。另外為便于FPGA的調(diào)試，設計JTAG接口。FPGA最小系統(tǒng)功能框圖如圖5所示。

圖5 FPGA最小系統(tǒng)功能

FPGA作為被監(jiān)測的在軌器件，任務需求提出需要對FPGA的狀態(tài)進行監(jiān)測，F(xiàn)PGA設計心跳信號輸出，并由處理器實時檢測FPGA的心跳信號，從而監(jiān)測FPGA的工作狀態(tài)，另外FPGA上掛載了一個被測的ADC（SAD2208MQRH-T），實現(xiàn)對ADC的控制器測試。表3為國產(chǎn)和進口FPGA性能指標對比。

表3 國產(chǎn)和進口FPGA性能指標對比

Tab.3 The Character of Domestic and Foreign FPGA Components

性能指標進口FPGA ACTEL公司AX1000-1CQ352M國產(chǎn)FPGA 772所BQR2V3000 電參數(shù)指標內(nèi)核電源電壓VDDL/ V1.5×(1±0.05)1.5×(1±0.05) 端口電源電壓VDDH/V1.5～3.31.5～3.3 有效門數(shù)/萬門100 300 邏輯單元數(shù)1209628762 嵌入式存儲器容量729K1728K 最大工作頻率MHz350300 電平特性輸入高電平/V≥2.0≥2.0 輸入低電平/V≤0.8≤0.8 輸出高電平/V≥2.4≥2.4 輸出低電平/V≤0.45≤0.45 封裝尺寸/mm48.25×48.25（CQ352封裝）35.35×35.35（CCGA717封裝） 抗輻照指標抗總劑量輻射能力rad(Si)≥98K≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞42＞75

2.4 存儲器SRAM/PROM電路設計

存儲器電路的SRAM存儲器為航天772所B8R512K39RH和中科院微電子所KW8Q512K32RH，PROM存儲器為國微的SM28F256。存儲器SRAM/PROM作為被監(jiān)測器件，掛接在處理器存儲器接口上，正常情況下由處理器對存儲器SRAM/PROM進行訪問，通過處理器程序運行是否正常來判斷存儲器SRAM/PROM是否工作正常。

存儲器電路設計原理如圖6所示。

圖6 存儲器電路設計原理

表4、表5、表6為國產(chǎn)和進口存儲器性能指標對比。

表4 國產(chǎn)和進口SRAM存儲器性能指標對比1

Tab.4 The Character of Domestic and Foreign Memory Components

性能指標進口SRAM 3DPLUS公司3DSR20M40V6507SB-15M國產(chǎn)SRAM 772所B8R512K39RH 電參數(shù)指標電源電壓單電源供電，3.3V內(nèi)核電源電壓（VDDL）：-0.2～1.4V，推薦1.08～1.32V 端口電源電壓VDDH/V-0.5～4.6，推薦3.3±0.31.5～3.3 功耗PD/W3< 2 熱阻Rth(j-c)/(℃·W-1)85 讀取時間/ns1220 存儲容量512K×40bit RAM512K×39bit RAM 電平特性輸入高電平/V≥ 2.0≥ 2.0 輸入低電平/V≤ 0.8≤ 0.8 輸出高電平/V≥ 2.4≥ 2.4 輸出低電平/V≤ 0.4≤ 0.4 封裝尺寸/mm 48.25×48.25（CQ352封裝）35.35×35.35（CCGA717封裝） 抗輻照指標抗總劑量輻射能力rad(Si)≥ 98K≥ 100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞42＞75

表5 國產(chǎn)和進口存儲器性能指標對比2

Tab.5 The Character of Domestic and Foreign Memory Components

性能指標進口SRAMAEROFLEX公司UT8Q512K32國產(chǎn)SRAM 中科院微電子所KW8Q512K32RH 電參數(shù)指標電源電壓（單電源供電），直流供電電壓VDD：-0.5～4.6 V，推薦3.3V±0.3V（雙電源供電，1.8V），內(nèi)核電源電壓VDDL：0.3～2.1V，推薦1.8V±0.18V；（雙電源供電，3.3V），端口電源電壓VDDH：-0.3～3.8V，推薦3.3V±0.3V； 功耗PD/ W1.01.8 熱阻Rth(j-c)/（℃·W-1）108 讀取時間/ns2525 接地電壓VSS/V—0 輸入電壓VI/V—0～VDDH 存儲容量512K×32bit RAM512K×32bit RAM 電平特性輸入高電平/VCMOS電平CMOS電平 封裝尺寸/mm22.35×22.35(CQFP68)32.72×27.13（CQFP68） 抗輻照指標抗總劑量輻射能力rad(Si)≥50K≥100K 單粒子翻轉(zhuǎn)錯誤率≤1×10-8/(天·位)（GEO軌道，3mm厚鋁板保護）≤1×10-10/(天·位)（GEO軌道，3mm厚鋁板保護） 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞80＞75

表6 國產(chǎn)和進口性能指標對比3

Tab.6 The Character of Domestic and Foreign Memory Components

性能指標進口PROM存儲器AEROFLEX公司UT28F256QLET-45UCC國產(chǎn)PROM國微SM28F256 電參數(shù)指標絕對最大額定值電壓參數(shù)/ V-0.3～6.0-0.3～7.0 IO電源電壓VI/O/V-0.5～VDD +0.5-0.5～VDD +0.5 直流輸入電流II/ mA±10±10 最大功耗PD/W1.51.5 推薦工作條件電源電壓VDD/V4.5～5.55.0×(1±10%) 輸入高電平電壓VIH/V≥2.4≥2.4 輸入低電平電壓VIL/V≤0.8≤0.8 芯片編程電壓/V7.5～8.57.5～8.5 封裝尺寸/mm12.446×18.796(CFP28)37.20×15.24(DIP28) 抗輻照指標抗總劑量輻射能力rad(Si)≥100K≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞110＞75

2.5 1553B接口電路設計

1553B接口電路主要選用1553B控制器芯片B65170S6RH以及1553B總線隔離變壓器B3326-T進行設計，B65170S6RH掛接在處理器上，受控于處理器，電路如圖7所示。表7為國產(chǎn)和進口1553B接口性能指標對比。

圖7 1553B接口電路設計

表7 國產(chǎn)和進口1553B接口性能指標對比

Tab.7 The Character of Domestic and Foreign 1553B Interface Components

性能指標進口總線接口芯片DDC BU-65170國產(chǎn)總線接口芯片航天772所B65170S6RH 電參數(shù)指標電源電壓/ V-0.5～7.0，推薦5±0.5-0.5～7.0，推薦5±0.5 功耗PD/W33 熱阻Rth(j-c)/(℃·W-1)6.86.8 電平特性輸入高電平/V2.42.4 封裝尺寸/mm70引線MCP封裝（MCP70）48.56×25.6070引線MCP封裝（MCP70）48.56×25.60 抗輻照指標抗總劑量輻射能力rad(Si)≥100K≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞75＞75

3 國產(chǎn)元器件實時監(jiān)測軟件設計

3.1 電源參數(shù)監(jiān)測軟件設計

5V（DC-DC）電源信號屬于二次電源，由LDCD/28(42)－5R-12F/SP提供。電流、電壓的檢測通過FPGA實現(xiàn)。FPGA控制AD芯片進行AD轉(zhuǎn)換，并將轉(zhuǎn)換的結(jié)果存放在特定的寄存器中，將寄存器中的值讀出，然后轉(zhuǎn)換成浮點數(shù)，即為當前采集的電壓值和電流值。

3.2 CPU狀態(tài)監(jiān)測軟件設計

BM3803MG的功能狀態(tài)自行檢測，CPU將對未使用的CACHE進行讀寫操作，與內(nèi)存檢測類似CPU將對CACHE寫讀0x55555555，0xAAAAAAAA和累加數(shù)的模式檢測CACHE數(shù)據(jù)是否翻轉(zhuǎn)。CPU對未使用的部分模塊寄存器進行定期的讀操作，檢查寄存器的狀態(tài)是否因為外部環(huán)境影響而導致不正常的變化。CPU程序工作異常后將進入異常處理，異常處理中將會對錯誤進行分析：如果是內(nèi)存錯誤將會將內(nèi)存錯誤計數(shù)增加1；如果是CPU錯誤，那么將CPU錯誤計數(shù)加1后重新啟動CPU。CPU在測試過程中將開啟所有定時器中斷分多少個倍數(shù)關(guān)系進行中斷，并在中斷中進行計數(shù)。如果發(fā)現(xiàn)有中斷未能及時響應程序?qū)⒃黾覥PU錯誤計數(shù)并重新啟動定時器。

3.3 FPGA狀態(tài)監(jiān)測軟件設計

FPGA在IO管腳測試中與CPU相互配合進行測試，判斷FPGA的工作穩(wěn)定性。FPGA包含1個固定數(shù)值的寄存器，CPU首先從該寄存器的值判斷FPGA的基本讀操作的正確性。FPGA包含1個固定頻率的定時器，通過該定時器與CPU定時器比較，可以檢測時間頻率計算的穩(wěn)定性。測試FPGA內(nèi)部模擬的RAM空間讀寫，測試操作方式與RAM類似。

4種邏輯模塊為FPGA設計，掛載在BM3803處理器的IO區(qū)間上，由控制寄存器、狀態(tài)寄存器和數(shù)據(jù)寄存器組成。

測試時程序按固定順序?qū)懭胗嬎愠踔?，然后設置控制寄存器的啟動位，然后讀取狀態(tài)寄存器，判斷四種邏輯計算是否完成，完成后讀計算結(jié)果值。根據(jù)初值和結(jié)果值得對應關(guān)系判斷是否與預想的一致，一致認為正確，不一致認為錯誤。

3.4 39位SRAM狀態(tài)監(jiān)測軟件設計

對被測SRAM中選取一片空間，對該區(qū)域進行讀寫操作，采用棋盤格測試方法進行測試。第1次擦除該部分空間，讀出地址相應的數(shù)據(jù)，如果數(shù)據(jù)有不為0xFFFFFFFF的數(shù)，測試狀態(tài)返回值為0，代表擦除測試不通過，退出測試增加SRAM錯誤計數(shù)。擦除成功后，寫0xAAAAAAAA，后讀取看是否存在錯誤有錯誤增加SRAM錯誤計數(shù)。后續(xù)類似進行擦除寫0x55555555后檢測，擦除后寫累加數(shù)檢測發(fā)現(xiàn)錯誤增加計數(shù)。以上增加標準時每個位錯誤計數(shù)都加1。

3.5 8位SRAM狀態(tài)監(jiān)測軟件設計

對被測8位SRAM進行全空間檢測，由于8位的SRAM掛接在32位SRAM空間，需要將該空間的EDAC使能關(guān)閉。操作流程和39位EDAC程序一致，只是讀取寫時只判斷有效的8位數(shù)值。

3.6 PROM狀態(tài)監(jiān)測軟件設計

驗證PROM只進行讀操作，測試時暫時關(guān)閉PROM的EDAC，對其中存儲的測試程序部分進行讀操作判斷存儲內(nèi)容和存儲的EDAC的一致性。如果檢測到有錯誤那么就標記PROM的錯誤標記。

3.7 國產(chǎn)元器件替代解決的問題

國產(chǎn)元器件替代進口元器件的技術(shù)難度主要有電路設計、芯片開發(fā)軟件工具環(huán)境差異、落焊過程復雜等方面。

首先，電路設計方面部分國產(chǎn)元器件在供電方式、外圍配置電路、時鐘頻率、封裝等多個方面與進口器件不同。國產(chǎn)的SRAM（B8R512K39RH）是1.8 V、+3.3 V雙電源供電，進口的SRAM是單電源供電，需要在電路設計時注意這點。同時國產(chǎn)CPU（BM3803）的時鐘頻率輸入范圍、占空比、倍頻后的時鐘范圍與進口AT697的不同，在設計應用時需要設計合適的晶振頻率、占空比和倍頻系數(shù)。國產(chǎn)的PROM（國微的SM9A86-16MS）器件外圍配置電路與進口的不同，PROM 的極性控制方式不同， VCC和VDD1P8 電源應先于 FPGA 內(nèi)核電源和 IO 電源上電，封裝與進口的不同，在PCB設計時需要根據(jù)手冊要求重新設計。

其次，部分集成芯片除了電路原理設計外需要進行軟件設計，集成開發(fā)環(huán)境需要按照廠家要求使用。國產(chǎn)處理器BM3808的集成開發(fā)環(huán)境是SPE-C，需要在windows XP環(huán)境下安裝，開發(fā)和調(diào)試的流程和步驟需要根據(jù)手冊要求操作。國產(chǎn)器件的手冊存在不完整的部分，部分寄存器的設置需要參照進口的手冊來進一步理解。國產(chǎn)FPGA（BQR2V3000）的開發(fā)工具需要使用Xilinx公司ISE 10.1版本，配置碼流和 PROM 燒寫文件時不可使用 LUT-RAM、LUT- shifter 資源，需要在開發(fā)軟件的選項中勾選部分選項，檢查IP核中是否存在分布式RAM或者LUT移位寄存器，用 Block RAM 或用戶觸發(fā)器替代。

最后，國產(chǎn)元器件在落焊過程中存在與進口不同的工藝操作流程。國產(chǎn)PROM（國微的SM28F256）器件采用深圳國微電子有限公司研制的SM28F256專用編程器進行編程，在編程后應剪掉4個編程輔助腳，并對器件進行老煉試驗?？紤]到PROM只能燒寫一次的特性，需要在PCB設計時留有兩個封裝焊盤，在落焊前先用可以多次擦寫的進口FLASH(AT28HC256)進行調(diào)試，在軟件程序完成功能和測試后，再落焊國產(chǎn)的PROM器件。

4 結(jié)束語

星敏感器是一種復雜的高精度光電敏感器，其中光電探測電路要求低暗電流高信噪比，需要有穩(wěn)定的電源系統(tǒng)作支撐，星圖處理和姿態(tài)識別算法取決于高性能處理平臺的設計。本文對禁運風險的國外進口的元器件的應用電路設計和監(jiān)測軟件設計進行了研究，分析了國產(chǎn)元器件在星敏感器中的替代應用的電參數(shù)對比，給出了基于國產(chǎn)化器件的星敏感器電路設計的方法和結(jié)果，為星敏感器元器件自主可控提供了參考，降低了對高可靠高性能元器件的依賴。

[1] 孫才紅. 輕小型星敏感器研制方法和研制技術(shù)[D]. 北京: 中科院北京天文臺, 2002.

Sun Caihong. Development method and technology of small and light star sensor[D]. Beijing: Beijing Astronomical Observatory, Chinese Academy of Sciences, 2002.

[2] 王曉東. 大視場高精度星敏感器研究[D]. 長春: 中科院長春光機所, 2004.

Wang Xiaodong. Research on high precision star sensor with large field of view[D]. Changchun: Changchun Institute of Optics and Mechanics, Chinese Academy of Sciences, 2004.

[3] 吳蓬勃. 基于需求工程的國產(chǎn)元器件應用驗證技術(shù)研究[J]. 信息通信, 2019(5): 280-281.

Wu Pengbo. Research on application verification technology of domestic components based on requirement engineering[J]. Information Communication, 2019(5): 280-281.

[4] 張厚明. 我國“核高基”產(chǎn)業(yè)陷入發(fā)展困境的成因與對策研究[J]. 科學管理研究, 2015(2): 24-27.

Zhang Houming. Research on the causes and countermeasures of the development dilemma of China's "nuclear high base" industry[J]. Scientific Management Research, 2015(2): 24-27.

[5] 蘇磊, 董磊, 劉泓, 熊盛陽, 孫巖. 航天元器件自主可控工作推進與實施[J]. 導彈與航天運載技術(shù), 2019(2): 27-30.

Su Lei, Dong Lei, Liu Hong, Xiong Shengyang, Sun Yan. Promotion and implementation of autonomous and controllable work of aerospace components[J]. Missiles and Space Vehicles, 2019(2): 27-30.

[6] 李新鵬, 任平川, 高原, 楊宵. 多探頭星敏感器分布式視場融合方法[J].飛控與探測, 2018(1): 71-76.

Li Xinpeng, Ren Pingchuan, Gao Yuan, Yang Xiao. Distributed field of view fusion method for multi probe star sensors[J]. Flight Control and Detection, 2018(1): 71-76.

[7] 閆曉軍, 馬英超, 鄭循江, 王燕清. 甚高精度星敏感器的光電探測技術(shù)研究[C]. 北京: 第二屆高分辨率對地觀測學術(shù)年會, 2014.

Yan Xiaojun, Ma Yingchao, Zheng Xunjiang, Wang Yanqing. Research on photoelectric detection technology of very high precision star sensor[C] Beijing: Proceedings of the Second Annual High Resolution Earth Observation Academic Conference, 2014.

[8] 練達, 周琦, 余路偉, 毛曉楠, 鄭循江. 高動態(tài)條件下星點像斑建模與補償[J]. 飛控與探測, 2020(3): 86-93.

Lian Da, Zhou Qi, Yu Luwei, Mao Xiaonan, Zheng Xunjiang. Star spot modeling and compensation under high dynamic conditions[J]. Flight Control and Detection, 2020(3): 86-93.

[9] 趙峰, 王燕清, 余志凱, 李洋旻. 高精度星敏感器光電探測技術(shù)研究[J].中國科技縱橫, 2016(2): 43-45.

Zhao Feng, Wang Yanqing, Yu Zhikai, Li Yangmin. Research on photoelectric detection technology of high precision star sensor[J]. China Science and Technology, 2016(2): 43-45.

[10] 韓春慧. 基于BM3803的1553B總線通信軟件設計[D]. 合肥: 中國科學技術(shù)大學, 2019.

Han Chunhui. Design of 1553B bus communication software based on BM3803[D]. Hefei: University of Science and Technology of China, 2019.

The Application Design and Test of Star Sensor Based on Domestic Components

Wang Yan-qing, Wu Yong-kang, Shen Jie, Ma Ying-chao, Li Xin-peng

(Shanghai Institute of Spaceflight Control Technology, Shanghai, 201109)

Affected by the international environment, the import components with high performance are at risk of embargo, and the domestic autonomous control of components is increasingly urgent. In aerospace field, the ecological environment that application of domestic components is weak, verification and application of core electronic components in satellite system is needed to find the problem existed in performance and application method, testing the advanced nature of core devices and availability under different conditions. According to the verification and application requirements of core electronic devices in star sensor, the integrated application of various core electronic devices in star sensor is realized. The independent guarantee rate of core electronic devices of star sensor reaches 100%, accelerating the promotion of core electronic devices and autonomous control of space equipment.

domestic components; independent control; star Sensor; apply design

2097-1974(2023)01-0059-07

10.7654/j.issn.2097-1974.20230112

V44

A

2021-01-15；

2021-04-06

王燕清（1985-），男，高級工程師，主要研究方向為空間光電探測和綜合電子架構(gòu)。

吳永康（1986-），男，高級工程師，主要研究方向為空間光電探測力熱設計。

沈 杰（1978-），男，高級工程師，主要研究方向為光電探測總體設計。

馬英超（1982-），男，高級工程師，主要研究方向為空間光電探測電路設計。

李新鵬（1991-），男，工程師，主要研究方向為空間光電探測電路設計。