衛(wèi)星通信終端的低功耗設計要點

何 輝

（南京熊貓漢達科技有限公司，江蘇 南京 210000）

低功耗設計技術是在產(chǎn)品的設計階段，通過各種手段降低產(chǎn)品整體功耗的技術，其最早出現(xiàn)在電子手表等工業(yè)領域中，近年來在集成度較高以及小型化的電子產(chǎn)品中得到了十分廣泛的應用。為了進一步降低電路成本，提升整體電路的可靠性與穩(wěn)定性，就必須進行低功耗設計，在保證整體集成度不斷提升的同時，以更低的功耗實現(xiàn)原本的功能。因此，在衛(wèi)星移動通信終端也需要采用低功耗設計理念，不僅能夠延長整體待機時間，而且可以減小整體設備的尺寸與質(zhì)量。

1 當前衛(wèi)星移動通信終端的發(fā)展進程

1.1 衛(wèi)星移動通信技術

首先，以高軌道衛(wèi)星（GEO）為基礎的移動通信系統(tǒng)已經(jīng)成為未來通信領域發(fā)展的主要趨勢，通過大型平臺不僅能夠展開天線，還可以進一步實現(xiàn)多波束覆蓋，為個人手持設備提供出更加豐富的業(yè)務。其次是互聯(lián)互通。衛(wèi)星移動通信技術與通信終端，也從原本的單獨組網(wǎng)逐漸發(fā)展為多網(wǎng)互聯(lián)，與地面互聯(lián)網(wǎng)互聯(lián)互通，以及在多制式網(wǎng)絡系統(tǒng)間漫游，可以進一步與地面通信網(wǎng)絡構成全覆蓋的個人通信系統(tǒng)。最后，衛(wèi)星移動通信終端的發(fā)展與手機基本一致，從開始的第一代模擬終端，到后續(xù)的實時操作系統(tǒng)功能終端，逐步發(fā)展為第三代具備著開放性操作系統(tǒng)的智能化終端；而在業(yè)務承載方面，衛(wèi)星移動通信終端也從原本較為單一的語音業(yè)務逐步向著多樣化業(yè)務的方向轉變，從原本的窄帶業(yè)務逐漸拓展為寬帶業(yè)務[1]。

1.2 終端硬件需求

通過移動終端所采用的硬件平臺，可以進一步劃分為智能終端、功能終端以及增強型功能終端。功能終端就是將所有功能有地效集成在一起；增強型功能終端則是對協(xié)處理器與基帶模塊之間進行了分離處理，基帶模塊大多應用在通信功能中，協(xié)處理器能夠有效處理應用方面的內(nèi)容；智能終端中則有應用處理器AP以及基帶芯片等，AP的功能與PC處理器芯片基本一致，再加上能夠加載的應用軟件與操作系統(tǒng)，進一步組成了一種功能比較全面的移動計算平臺?？梢钥闯觯瑥墓δ芙K端到增強型功能終端，再到智能終端，移動終端所具備的功能越來越強。而在終端硬件中主要有天線模塊、射頻模塊、處理器模塊以及內(nèi)存模塊等，在硬件設計方面也經(jīng)歷了從原本單模塊到基帶單芯片/AP，再到基帶多模單芯片/AP的轉變。

1.3 國外衛(wèi)星移動通信終端

目前，衛(wèi)星移動通信終端設備主要有GSP-600、銥星9575、SG2520雙模以及國內(nèi)的UHF手持終端等，這些終端無論是在質(zhì)量、待機時長、基本特征還是尺寸等方面，都存在著一定程度的差異。而國內(nèi)的衛(wèi)星移動通信終端與國外相比仍有很大差距。一是國內(nèi)的衛(wèi)星移動通信終端內(nèi)部的轉發(fā)器增益相對較低，而天線與射頻卻比較大；二是其整體集成化程度比較低，無論是設備體系還是功耗都比較大，內(nèi)部的應用服務內(nèi)容過于單一，僅僅只能提供出基本的定位服務、信息服務以及語音服務等；三是設備的外形缺乏專業(yè)化設計，用戶在使用衛(wèi)星移動通信終端的過程中，也會形成一種過于空白的體驗。

2 衛(wèi)星通信終端的低功耗設計的主要措施

在衛(wèi)星移動通信終端的設計過程中，低功耗設計是關鍵組成部分，并且與整機設計的各個環(huán)節(jié)都有著極其緊密的聯(lián)系，屬于一種從上到下進行設計的技術措施。而站在IC設計領域的角度上來看，為了進一步探究低功耗設計對衛(wèi)星移動通信終端整體設計結果所產(chǎn)生的影響，就要進一步探究低功耗設計的比例關系，簡單來說，越是在高層次上采用低功耗設計內(nèi)容，對應的設計結果對于整體設備性能所起到的優(yōu)化作用就越大。這是由于層次越高，其在設計階段中對低功耗進行考慮時就會更加全面，使得低功耗設計在高層次中的設計起到了重要作用[2]。

2.1 單元電路模塊低功耗設計

目前，各類通信設備內(nèi)部大多都是以數(shù)字電路為主，并且目前所采用的大部分數(shù)字電路主要為CMOS電路，這種電路所消耗的功率主要為漏電功耗、開關電容功耗、啟動功耗以及短路功耗等，其中的內(nèi)部短路功耗，所指的主要就是電路瞬變時，設備與地之間短路連接過程中所消耗的功率；漏電功耗則是CMOS工藝內(nèi)部存在的寄生效應所引發(fā)的功率消耗；開關電容消耗中則是負載之中的電容，是由充電以及放電等操作所引發(fā)的；啟動功耗則是電子元件或是電子設備在上電過程中，由于各個器件充電所引發(fā)的電能消耗，并且這種功耗僅僅只出現(xiàn)在開機瞬間。一般情況下，開關功耗與內(nèi)部短路功耗被稱之為動態(tài)功耗，而站在CMOS電路的角度上來看，動態(tài)功耗直接決定了總功耗，而器件的電壓與功耗成正比，與工作效率之間同樣為正比，因此，為了有效降低電路所產(chǎn)生的動態(tài)消耗，一方面應當盡量選擇那些低電壓的電路芯片；另一方面，就要降低工作時鐘的頻率。而那些嵌入式系統(tǒng)等具備智能化特征的處理器，由于其處在不同工作狀態(tài)時，需要處理的工作量并不相同，這就需要根據(jù)工作量方面的差異，采用自主調(diào)整供電電壓以及工作頻率的方式，以此來大幅度降低產(chǎn)生的動態(tài)功耗。

漏電功耗一般被稱為靜態(tài)功耗，而引發(fā)靜態(tài)功耗出現(xiàn)的因素比較多，比如接通狀態(tài)下內(nèi)部晶體管存在的工作電流、連線電阻、三臺驅(qū)動與輸入之間的上拉電阻與下拉電阻等，可以看出，靜態(tài)功耗與器件的制造工藝之間存在著極大的關系。而在對衛(wèi)星移動通信終端的模塊與電路進行設計時，就要采用以下幾種方式降低靜態(tài)功耗：一是要選擇那些功耗較低的CMOS芯片，以此為基礎來設計電路，還要盡量少用那些衰減電路或是匹配電路；二是由于IO線上存在的上拉電阻與下拉電阻需要消耗一定的電流，就要避免直接使用這些電路，如果必須要使用，就要降低電阻的阻值，在那些成熟電路中，去除調(diào)試時所采用的工作狀態(tài)指示燈與電源；三是盡量不采用雙極晶體管，這是由于這部分器件都需要穩(wěn)定控制在一個恒定電流中，就會加大靜態(tài)電流，而懸空的時鐘輸入也會加大靜態(tài)電流，應當將那些不用的時鐘引腳連接到低電平中，提升整體衛(wèi)星移動通信終端設備的集成度，以此來降低各個器件間IO的使用[3]。

2.2 整機低功耗設計

衛(wèi)星移動通信終端大多由信號處理模塊、射頻微波模塊、MCU模塊以及電路模塊所構成，而在探究整機功耗的實際過程中，應當明確不同模塊在工作階段中的具體活躍程度，整機集成度越高，其內(nèi)部可劃分電路單元的值就越小。而對衛(wèi)星移動通信終端整機進行的低功耗設計，主要就是采用科學合理的技術方案，在確保移動終端各項性能指標以及功能指標不受影響的前提下，利用設備集成度、各模塊的活躍狀態(tài)以及降低模塊工作能耗的方式，確保整機的功耗能夠不斷降低，為此要采用以下設計方式：首先，要將處理器或是嵌入系統(tǒng)當作核心內(nèi)容，將整體工作狀態(tài)的感知作為基礎進行引入低功耗設計技術，而其中的整機工作狀態(tài)所指的主要就是操作人員在使用處理器時的具體狀態(tài)、用戶終端工作狀態(tài)以及系統(tǒng)狀態(tài)的識別確認，從而根據(jù)系統(tǒng)、終端以及用戶的具體狀態(tài)來采用有針對性的節(jié)點措施，同時，對各個活躍因子進行動態(tài)改變，也能夠達到降低整體功耗的目的；其次，要對整機方案進行優(yōu)化，提高電路的集成度，在衛(wèi)星移動通信終端中，實體模塊屬于其中的直接構成單元，根據(jù)傳統(tǒng)終端設備中的設計方式，那些功能較為復雜的手持機能夠被進一步劃分為多個電路模塊，但卻仍舊無法滿足低功耗、小體積的設計需求，因此，在展開低功耗設計的實際過程中，主要內(nèi)容就在于對整機方案展開優(yōu)化處理，針對那些類似或是基本相同的電路進行合并，以此來全面提升衛(wèi)星移動通信終端的集成度；最后，要科學合理選擇供電方案，在設計過程中最為直接的功耗降低手段就是選擇那些電壓較低的工作芯片，應選擇那些低功耗、小體積且低電壓的芯片，并且在每一個芯片中都存在著待機模式或是睡眠模式，可以獨立展開斷電操作。此外，還可以選擇那些開關電源芯片來取代傳統(tǒng)的線性DC/DC，進一步降低直流電源電壓的種類，在減少電源轉換芯片的同時，對每一種電壓所產(chǎn)生的平均功耗進行深入分析，確保電池組部位的輸出可以與大功耗電壓保持一致。

2.3 FPGA低功耗設計

在衛(wèi)星移動通信終端的低功耗設計中，如何進一步降低FPGA所產(chǎn)生的功耗使得人們在多個角度對FPGA的低功耗設計展開深入研究，而在具體面積與速度方面，大部分學者都在開關級、門級與系統(tǒng)級等方面展開了深入研究，在那些較為復雜的FPGA功耗模型中，應進一步對FPGA的具體結構參數(shù)展開全面探究，來明確不同結構對功耗所產(chǎn)生的影響。FPGA中所應用的大多為SRAM工藝，并且由于衛(wèi)星移動通信終端只涉及低功耗設計，這就需要以SRAM的FPGA為例進一步探討低功耗設計技術。而在芯片確定的條件下，系統(tǒng)內(nèi)部時鐘的頻率對于FPGA的總體功耗有著十分顯著的影響，這是由于時鐘信號的開關活動頻率最高，有著極高的容性負載，同時時鐘信號與處理能力之間也有著集中關系。因此，就需要在確保FPGA基本處理能力不受影響的前提下，采用轉變軟件設計的方式大幅度降低各大電路中的時鐘處理速度，尋找出能夠有效降低芯片功耗的方式。

（1）異步技術與門控時鐘技術。通過異步技術所形成的異步邏輯電路并沒有采用全局時鐘，而是通過握手信號的方式對不同模塊之間的運作狀態(tài)進行協(xié)調(diào)，這使得異步電路在本質(zhì)上屬于一種由數(shù)據(jù)進行驅(qū)動的電路，在沒有時鐘驅(qū)動或是數(shù)據(jù)信息不變化的情況下，電路并不會工作，這就在降低電路翻轉次數(shù)的同時，大幅度降低所產(chǎn)生的功耗。而在衛(wèi)星移動通信終端的實際低功耗設計中，想要實現(xiàn)異步電路有較高的難度，尤其是在一些高速電路中，但對于那些時序要求不嚴格或是速度較低的設計過程中，異步電路具備著十分顯著的優(yōu)勢。而門控時鐘設計技術就是在FPGA的設計中，針對每一個較小的功能模塊所設置出的時鐘控制信號，在程序的具體運轉階段中，可以將那些不參與運算的模塊輸入至時鐘中進行關閉，從而節(jié)省功耗的一種設計技術。同時，門控設計技術也是一種直接應用在同步電路中的低功耗設計技術[4]。

（2）并行技術與流水線技術。并行處理技術屬于在高速信號處理過程中所采用的一種常用方式，能夠?qū)⒁粭l數(shù)據(jù)信息通路中的工作內(nèi)容進一步分解到多個線路通道中完成，這樣每一條數(shù)據(jù)通路內(nèi)部的工作效率就可得到提升，從而達到高速處理信號的主要目的。而并行處理技術在衛(wèi)星移動通信終端低功耗設計中應用的主要目的，就是在確保電路處理能力不受影響的前提下，通過提高電路面積的方式來降低功耗。同時，增加的連線資源與電路面積，也會使得電容提升，在輸出端口所采用的二選一電路也會引發(fā)部分功耗，但這部分功耗的提升相對于并行處理過后所節(jié)約的功耗來說比較小，完全可以忽略不計。而流水線技術在本質(zhì)上也是一種采用增添面積的方式來提升速度的設計技術，而在電路中插入寄存器，可以將其理解為提升了衛(wèi)星移動通信終端內(nèi)部系統(tǒng)的運行速度，也可理解為通過較低的時鐘速率來起到相同的處理能力。由于流水線結構在本質(zhì)上就是將各個功能模塊劃分為多個工作階段來展開流水線作業(yè)，其中的每一個工作階段都可以由對應的子模塊完成，并且還能夠在子模塊之間插入對應的寄存器，從而更好地驅(qū)動這部分小模塊，在低速運轉的情況下，每個模塊都可以完成對應的工作內(nèi)容。雖然添加寄存器會提高功耗，但與速度降低產(chǎn)生的功耗消耗相比同樣比較小。

3 結束語

在對衛(wèi)星移動通信終端進行研制的過程中，通過上述幾種低功耗設計方式以及設計技術，能夠使終端待機狀態(tài)與單收狀態(tài)中的功耗分別降低40%左右，能夠在提高衛(wèi)星移動通信終端使用壽命的同時，大幅度降低產(chǎn)生的功耗。因此，必須要加大對于低功耗設計技術的重視程度，在衛(wèi)星移動通信終端的特點、整機、單元電路、元器件以及FPGA等多方面內(nèi)容上充分探討低功耗設計的具體方式，以此來確保低功耗設計能夠更好地發(fā)揮出自身的實際作用。