自供電式同步翻轉(zhuǎn)電荷提取電路的優(yōu)化設(shè)計(jì)

邱泓程，隋麗，王東亞

（1.北京理工大學(xué) 機(jī)電工程與控制國(guó)家級(jí)重點(diǎn)實(shí)驗(yàn)室，北京 100081；2.西北工業(yè)集團(tuán)有限公司，西安 710043）

現(xiàn)代引信電子化、智能化以及小型化的發(fā)展趨勢(shì)對(duì)引信電源的設(shè)計(jì)也提出了相應(yīng)的需求，傳統(tǒng)化學(xué)電源因體積大、需頻繁更換和回收難等缺點(diǎn)，已無(wú)法滿足引信微型化的要求[1-2]。從環(huán)境中收集能量轉(zhuǎn)換為電能是解決上述問(wèn)題的方法之一。其中，壓電振動(dòng)能量俘獲技術(shù)是具有廣闊前景的方式之一。壓電材料作為新型能源，具有體積小、壽命長(zhǎng)、能量密度高等諸多優(yōu)點(diǎn)，不僅能夠滿足現(xiàn)代引信電源小型化的需求，還可以為引信安保系統(tǒng)提供基于環(huán)境激勵(lì)的解保信號(hào)[3-5]。

壓電換能器（Piezoelectric Transducers，PZT）在周期性往復(fù)振動(dòng)狀態(tài)下時(shí)，輸出的是交流電壓，而普通電子設(shè)備一般需要直流供電。因此，需要在PZT和負(fù)載之間設(shè)計(jì)一種接口電路，來(lái)實(shí)現(xiàn)AC-DC 轉(zhuǎn)換，并保證接口電路的能量俘獲效率維持在較高水平[6-7]。其中最簡(jiǎn)單、最經(jīng)典的接口電路是由4 個(gè)二極管組成的全橋整流電路（Full Bridge Rectifier Circuit，F(xiàn)BR），但其輸出功率對(duì)負(fù)載阻抗變化敏感，并且由于PZT 上寄生電容不斷充放電的影響，使得FBR 的能量俘獲效率較低[8-9]。

研究人員提出了多種非線性能量俘獲技術(shù)來(lái)提高對(duì)PZT 的能量俘獲效率，主要包括同步開(kāi)關(guān)電感（Synchronized Switch Harvesting on Inductor，SSHI）技術(shù)[10-18]和同步電荷提取（Synchronous Electric Charge Extraction，SECE）技術(shù)[19-23]等。相較于SSHI 電路，SECE 電路具有輸出功率不受負(fù)載影響的特點(diǎn)[19]，在任何負(fù)載情況下的輸出功率都是最優(yōu)輸出功率。Lallart 等[24-25]在SECE 技術(shù)基礎(chǔ)上，提出了同步翻轉(zhuǎn)電荷提?。⊿ynchronous Inversion and Charge Extraction Circuit，SICE）電路，進(jìn)一步提高了接口電路的能量俘獲效率。目前，大部分基于SICE 技術(shù)的派生電路都需要外部輔助電路來(lái)控制開(kāi)關(guān)通斷，控制策略繁瑣，電路結(jié)構(gòu)復(fù)雜?；诖耍疚奶岢隽艘环N自供電式的優(yōu)化同步翻轉(zhuǎn)電荷提取電路（Self-Powered Optimized Synchronous Inversion and Charge Extraction Circuit，SP-OSICE），該電路優(yōu)化了SICE（n=1）開(kāi)關(guān)控制策略，通過(guò)自供電設(shè)計(jì)，使得SP-OSICE 電路能自動(dòng)檢測(cè)PZT 兩端電壓的峰值，在電壓正峰值時(shí)刻實(shí)現(xiàn)電壓翻轉(zhuǎn)，在電壓負(fù)峰值時(shí)刻實(shí)現(xiàn)電荷提取，消除了對(duì)外接輔助控制電路的依賴，且該電路無(wú)需整流橋，降低了接口電路的能量損耗。

1 壓電等效模型

壓電換能器可利用壓電效應(yīng)將外界振動(dòng)能轉(zhuǎn)換為電能。典型的壓電換能器裝置通常為單自由度懸臂梁結(jié)構(gòu)[15]，其機(jī)電耦合等效模型如圖1 所示。其中，Lm為機(jī)械質(zhì)量；Rm為機(jī)械阻尼；Cm為機(jī)械強(qiáng)度。在正弦諧振情況下，壓電換能器可近似等效為交流電流源Ip、寄生電容Cp和寄生電阻Rp并聯(lián)的電路模型[15,23]。

圖1 壓電等效模型Fig.1 Equivalent model of piezoelectric energy harvester

2 經(jīng)典接口電路分析

2.1 同步翻轉(zhuǎn)電荷提取電路（SICE）

SECE 電路具有輸出功率與負(fù)載大小無(wú)關(guān)的特點(diǎn)，且任意負(fù)載情況下的輸出功率都是FBR 最大輸出功率的4 倍。SICE 與SECE 電路不同的是增加了一個(gè)翻轉(zhuǎn)電感L1，在電荷提取之前，先對(duì)PZT 兩端電壓進(jìn)行翻轉(zhuǎn)來(lái)提高PZT 的開(kāi)路電壓，以此提高接口電路對(duì)PZT 的能量提取效率。在文獻(xiàn)[24-25]的基礎(chǔ)上，本文給出了n=1 情況下同步翻轉(zhuǎn)電荷提取電路的原理，如圖2 所示。同步翻轉(zhuǎn)電荷提取電路的電壓波形如圖3 所示。SICE 電路的工作原理如下：在電壓正峰值時(shí)刻，開(kāi)關(guān)S1閉合，Cp、S1和L1形成LC振蕩回路，經(jīng)1/2 個(gè)振蕩周期后，S1斷開(kāi)，PZT 兩端電壓完成翻轉(zhuǎn)。PZT 兩端電壓繼續(xù)增大，在電壓負(fù)峰值時(shí)刻，開(kāi)關(guān)S2閉合，Cp、S2和L2形成LC 振蕩回路，經(jīng)1/4 個(gè)振蕩周期后，S2斷開(kāi)，此時(shí)Cp上的電荷全部提取完畢，L2上的電流達(dá)到最大值，此后L2上的電流經(jīng)二極管D緩慢流向?yàn)V波電容及負(fù)載。

圖2 SICE 電路原理（n=1）Fig.2 Schematic of the SICE interface(n=1)

圖3 SICE 電路電壓與電流波形Fig.3 Voltage and current waveform of the SICE circuit

定義Qi為電壓翻轉(zhuǎn)電路的品質(zhì)因數(shù)，則電壓翻轉(zhuǎn)系數(shù)γ可以表示為：

2.2 優(yōu)化同步翻轉(zhuǎn)電荷提取電路（OSICE）

為簡(jiǎn)化SICE 開(kāi)關(guān)控制策略，進(jìn)一步提高接口電路輸出功率，提出了OSICE 電路。OSICE 電路的原理如圖4 所示，OSICE 電路的電壓波形如圖5 所示。與SICE 電路不同的是，OSICE 電路利用由2 個(gè)互感線圈L2、L3組成的變壓器代替單個(gè)電感來(lái)完成能量從PZT 到負(fù)載的傳遞，L2、L3的電感比值為1∶1。OSICE電路的工作原理如下：在電壓正峰值時(shí)刻，OSICE電路中的開(kāi)關(guān)動(dòng)作與SECE 電路相似，開(kāi)關(guān)S1閉合，Cp、S1和L1形成LC 振蕩回路，經(jīng)1/2 個(gè)振蕩周期后，S1斷開(kāi)，PZT 兩端電壓完成翻轉(zhuǎn)，此后PZT 兩端電壓繼續(xù)增大。在電壓負(fù)峰值時(shí)刻，開(kāi)關(guān)S2閉合，Cp、S2和L2形成LC 振蕩回路，PZT 兩端電壓迅速上升。當(dāng)PZT 兩端電壓上升到VD+VR時(shí)，L3上產(chǎn)生感應(yīng)電流，儲(chǔ)存在Cp上的電能開(kāi)始流向?yàn)V波電容和負(fù)載，直至L3上的感應(yīng)電流降為0。

圖4 OSICE 電路原理Fig.4 Schematic of the OSICE interface

圖5 OSICE 電壓與電流波形Fig.5 Voltage and current waveform of the OSICE circuit

相較于SICE 電路，OSICE 中的開(kāi)關(guān)S2在電荷提取過(guò)程中持續(xù)保持導(dǎo)通，直至PZT 兩端電壓上升為VD+VR。正是這個(gè)動(dòng)作賦予了PZT 一個(gè)值為VD+VR的直流電壓偏置，增大了PZT 兩端開(kāi)路電壓。

若不考慮互感變壓器的能量損耗，OSICE 電路的輸出功率可表示為：

由此可見(jiàn)，提高電路品質(zhì)因數(shù)、使用容值較大的濾波電容都利于改善電路性能，理論上可使得OSICE電路輸出功率高于SICE 電路。實(shí)際上，只要合理選擇電子元件，可保證γ的取值范圍為0.6～0.9，而Vbias≤Vp，式（4）條件更容易滿足。

3 SP-OSICE 電路設(shè)計(jì)及工作原理分析

因采用自供電開(kāi)關(guān)能使OSICE 電路的實(shí)用性更大，本文提出了SP-OSICE 電路，電路結(jié)構(gòu)如圖6 所示。該電路主要包括正/負(fù)峰值電壓檢測(cè)電路、互感變壓器（L1、L2組成）、二極管D、濾波電容Cr及負(fù)載RL組成。正峰值電壓檢測(cè)電路由晶體管T1、T3、電感L1和檢測(cè)電容Cdet構(gòu)成，負(fù)峰值電壓檢測(cè)電路由晶體管T2、T4、電感L2和檢測(cè)電容Cdet構(gòu)成。SPOSICE 電路主要分為4 個(gè)工作階段，下面將結(jié)合SPOSICE 電路兩端電壓波形對(duì)其工作原理進(jìn)行詳細(xì)說(shuō)明。

圖6 SP-OSICE 電路Fig.6 SP-OSICE circuit

3.1 正半周期自然充電階段

等效電流源Ip給寄生電容Cp充電，PZT 兩端電壓逐漸上升。當(dāng)Vp大于晶體管T2的Vbe時(shí)，T2的基射結(jié)導(dǎo)通。由于Cp與Cdet并聯(lián)，Ip同時(shí)給Cp與Cdet充電，如圖7a 所示。由于晶體管T4的基射結(jié)電壓反偏，T4處于斷開(kāi)狀態(tài)。電容Cp、Cdet兩端電壓均達(dá)到最大值后（分別為Vpmax，Vpmax-Vbe），電路進(jìn)入下個(gè)工作階段。

3.2 正半周期電流反向階段

如圖7b 所示，當(dāng)正半周期自然充電階段結(jié)束后，電流源Ip開(kāi)始對(duì)Cp反向充電，Cp兩端電壓逐漸減小。由于T1基射結(jié)閾值電壓和T2反向截止的緣故，Cdet上電壓保持不變。當(dāng)Vp下降至Vp-2Vbe時(shí)，T1導(dǎo)通，電路進(jìn)入電壓翻轉(zhuǎn)階段。

圖7 SP-OSICE 電路工作原理Fig.7 Working princIple of the SP-OSICE circuit: a) positive half cycle natural charging stage; b) positive half cycle current reverse phase; c) voltage reversal phase; d) negative half cycle natural charging stage; e) negative half cycle current reverse phase;f) charge extraction stage

3.3 電壓翻轉(zhuǎn)階段

T1導(dǎo)通促使T3導(dǎo)通，因此，Cp、T3和L1形成LC振蕩回路，電路工作狀態(tài)如圖7c 所示。由于T3集射結(jié)的反向截止作用，經(jīng)1/2 個(gè)LC 振蕩周期后，T3斷開(kāi)，Cp和Cdet兩端電壓均完成翻轉(zhuǎn)。

可以看到，開(kāi)關(guān)T3的動(dòng)作時(shí)刻并不與PZT 兩端電壓峰值時(shí)刻完全重合，兩者存在一定的相位差，該相位差可表示為：

3.4 負(fù)半周期自然充電階段

等效電流源Ip對(duì)Cp反向充電，Vp繼續(xù)降低。當(dāng)Cp與Cdet電壓差達(dá)到晶體管T1基射結(jié)導(dǎo)通電壓時(shí)，T1基射結(jié)導(dǎo)通，Ip同時(shí)對(duì)Cp和Cdet進(jìn)行反向充電，直至Vp達(dá)到負(fù)峰值。電路工作狀態(tài)如圖7d 所示。

3.5 負(fù)半周期電流反向階段

在電壓負(fù)峰值時(shí)刻，Ip再次反向，Cp兩端電壓逐漸升高。由于晶體管T2存在閾值電壓，T1反向截止，Cp兩端電壓保持不變。當(dāng)Cp兩端電壓高于Cdet兩端電壓，且兩者之差達(dá)到Vbe時(shí)，T2導(dǎo)通，促使T4導(dǎo)通，電路進(jìn)入電荷提取階段，如圖7e 所示。

3.6 電荷提取階段

T4導(dǎo)通后，Cp、T4和L2形成LC 振蕩回路，Cp上儲(chǔ)存的電能逐漸轉(zhuǎn)換為L(zhǎng)2上的磁能，Cp兩端電壓迅速上升。當(dāng)Cp兩端電壓達(dá)到VD+VR時(shí)，電感L3上的電壓大于VD+VR，電感L3上出現(xiàn)感應(yīng)電流，感應(yīng)電流通過(guò)二極管D向?yàn)V波電容Cr和負(fù)載RL流動(dòng)，直至電流下降為0，至此完成了1 個(gè)振動(dòng)周期的能量提取過(guò)程，如圖7f 所示。

4 電路仿真分析

采用Multisim 軟件對(duì)SP-OSICE 電路進(jìn)行仿真分析。當(dāng)PZT 連接SP-OSICE 電路后，達(dá)到穩(wěn)態(tài)時(shí)的電壓波形與各個(gè)電感電流波形如圖 8 所示。由于SP-OSICE 電路只會(huì)在PZT 電壓峰值處進(jìn)行電壓翻轉(zhuǎn)或電荷提取操作，所以只有在電壓達(dá)到峰值時(shí)刻，晶體管T3（T4）才能導(dǎo)通，LC 振蕩回路建立，電感L1（L2、L3）上才會(huì)產(chǎn)生相應(yīng)的感應(yīng)電流。由圖9 可見(jiàn)，在PZT 兩端電壓的正峰值時(shí)刻，L1上產(chǎn)生脈沖電流，PZT 兩端電壓完成了翻轉(zhuǎn)；在PZT 兩端電壓的負(fù)峰值時(shí)刻，L2上產(chǎn)生脈沖電流。當(dāng)vp上升至VD+VR時(shí)，I2迅速下降為0，此時(shí)L3上產(chǎn)生感應(yīng)電流，緩慢將能量傳遞至濾波電容及負(fù)載。圖8、圖9 所展示的電壓和電流波形很好地驗(yàn)證了對(duì)SP-OSICE 電路工作原理的分析。

圖8 SP-SICE 電路電壓和電流仿真波形Fig.8 Voltage and current simulation waveform of the SP-OSICE circuit

圖9 電壓與電流波形放大Fig.9 Enlarged voltage and current waveform

FBR、SECE、SICE 和SP-OSICE 在相同激勵(lì)下（Voc=6V）的輸出功率–負(fù)載電壓曲線如圖10 所示。在低負(fù)載電壓區(qū)，各個(gè)接口電路的輸出功率均較低。這是因?yàn)镻ZT 兩端電壓小，電路中二極管、晶體管等元件產(chǎn)生的壓降，導(dǎo)致接口電路的能量損耗占比較高，接口電路能量俘獲效率較低。隨著負(fù)載電壓的不斷增大，SECE 和SICE 電路均展現(xiàn)出負(fù)載不相關(guān)性，而SP-OSICE 電路的輸出功率逐漸增大。當(dāng)負(fù)載電壓小于3.5 V 時(shí)，SP-OSICE 電路的輸出功率略低于SICE 電路。這是因?yàn)榇藭r(shí)PZT 開(kāi)路電壓低，由晶體管開(kāi)關(guān)電壓所造成的相位延遲大，SP-OSICE 俘能效率較低。當(dāng)負(fù)載電壓大于3.5 V 時(shí)，SP-OSICE 電路的輸出功率超過(guò)了SICE 電路，SECE 和SICE 電路的輸出功率分別達(dá)到了FBR 電路的4 倍和8 倍，仿真結(jié)果驗(yàn)證了SP-OSICE 電路在壓電能量俘獲方面的高效性。

圖10 仿真4 種接口電路輸出功率隨負(fù)載電壓變化曲線Fig.10 Simulated output power versus VR of the four interface circuits

5 實(shí)驗(yàn)驗(yàn)證

為驗(yàn)證上述理論及仿真結(jié)果，搭建壓電能量俘獲實(shí)驗(yàn)平臺(tái)對(duì)SP-OSICE 電路進(jìn)行實(shí)物驗(yàn)證。實(shí)驗(yàn)系統(tǒng)主要包括信號(hào)發(fā)生器、功率放大器、激振器、示波器、基于懸臂梁結(jié)構(gòu)的壓電換能器以及SP-OSICE 能量俘獲電路。

在信號(hào)發(fā)生器上設(shè)置正弦信號(hào)的振幅和頻率，經(jīng)功率放大器增強(qiáng)后，作用于激振器。壓電換能器裝置采用單自由度懸臂梁結(jié)構(gòu)，其一端固定在激振器上，另一端固定上一塊金屬質(zhì)量塊作為自由端，改變金屬質(zhì)量塊的質(zhì)量，可調(diào)節(jié)PZT 的諧振頻率，還可以起到增大PZT 自由端位移的作用。緩慢調(diào)節(jié)正弦信號(hào)的頻率，使PZT 工作在諧振頻率附近，此時(shí)PZT 初始開(kāi)路電壓達(dá)到最大值。

實(shí)測(cè)電路中PZT 兩端開(kāi)路電壓波形如圖11 所示。每個(gè)能量俘獲周期都以正向自然充電階段作為起始時(shí)刻，電壓翻轉(zhuǎn)時(shí)刻并不與電壓正峰值時(shí)刻完全吻合，而是存在一定的相位延遲。由于振蕩回路的品質(zhì)因數(shù)問(wèn)題，在翻轉(zhuǎn)過(guò)程中，電流流經(jīng)二極管、三極管等器件時(shí)，會(huì)產(chǎn)生能量損耗。然后PZT 開(kāi)路電壓持續(xù)下降，在電壓負(fù)峰值時(shí)刻，經(jīng)過(guò)短暫延遲后，電壓迅速上升至VD+VR，儲(chǔ)存在Cp上的能量流向了濾波電容及負(fù)載。

圖11 SP-OSICE 實(shí)測(cè)電壓開(kāi)路波形Fig.11 Experimental voltage waveform of the SP-OSICE circuit

SP-OSICE 電路輸出功率的仿真和實(shí)測(cè)結(jié)果對(duì)比如圖12 所示?？梢钥吹剑琒P-OSICE 電路的實(shí)際輸出功率低于仿真輸出功率，但輸出功率隨負(fù)載電壓的變化趨勢(shì)與仿真結(jié)果基本一致。這是因?yàn)閷?shí)際電路中晶體管導(dǎo)通電壓和電感寄生電阻的存在，進(jìn)一步降低了振蕩回路的品質(zhì)因數(shù)，而且仿真采用的是理想互感變壓器，實(shí)際上L2、L3并不能做到完全耦合，因此在能量傳遞過(guò)程中不可避免會(huì)產(chǎn)生能量損耗。

圖12 SP-OSICE 電路仿真與實(shí)測(cè)輸出功率隨負(fù)載電壓變化曲線Fig.12 Simulated and experimental output power versus VR of the SP-OSICE circuit

為驗(yàn)證本文所設(shè)計(jì)的SP-OSICE 具有較高的能量俘獲效率，在PZT 初始開(kāi)路電壓為6 V 的情況下，測(cè)得了FBR、SECE、SP-OSICE 電路的輸出功率–負(fù)載曲線，如圖13 所示。可見(jiàn)，SECE 電路的輸出功率是FBR 電路的3 倍，而SP-OSICE 電路的輸出功率可達(dá)到FBR 電路的6 倍以上。整體實(shí)驗(yàn)結(jié)果與仿真結(jié)果基本吻合，驗(yàn)證了SP-OSICE 電路的有效性。

圖13 實(shí)測(cè)4 種接口電路輸出功率隨負(fù)載電壓變化曲線Fig.13 Experimental output power versus VRof the four interface circuits

6 結(jié)語(yǔ)

本文基于同步翻轉(zhuǎn)電荷提取技術(shù)，提出了SP-OSICE 壓電能量俘獲電路。該電路優(yōu)化了SICE電路中的開(kāi)關(guān)控制策略，無(wú)需整流橋結(jié)構(gòu)，提高了接口電路的輸出功率。整體電路采用自供電設(shè)計(jì)，無(wú)需外部輔助電路控制晶體管通斷，降低了電路結(jié)構(gòu)的復(fù)雜性。仿真和實(shí)驗(yàn)結(jié)果均驗(yàn)證了 SP-OSICE電路的優(yōu)勢(shì)。