射頻集成電路校準(zhǔn)技術(shù)綜述

李松亭 顏 盾

①(國防科技大學(xué)空天科學(xué)學(xué)院 長沙 410073)

②(湖南大學(xué)信息科學(xué)與工程學(xué)院 長沙 410082)

1 引言

隨著產(chǎn)品需求逐漸向小型化、低功耗化過渡，尤其是5G大容量通信[1]、雷達(dá)探測中高穿透力高分辨率需求[2]使射頻通信頻段逐步向毫米波段過渡，射頻集成電路的制造工藝在需求牽引下逐漸由深亞微米級向納米級過渡，集成電路中元器件之間的失配、工藝偏差、非理想器件特性等都有明顯增大的趨勢，加之元器件射頻模型的不準(zhǔn)確性以及封裝等寄生效應(yīng)的影響，造成射頻集成電路產(chǎn)品成品率過低、產(chǎn)品開發(fā)時間過長等問題，給射頻集成電路產(chǎn)品的設(shè)計帶來了嚴(yán)峻的挑戰(zhàn)。以互補(bǔ)金屬氧化物半導(dǎo)體 (Complementary Metal Oxide Semiconductor, CMOS)工藝偏差帶來的電阻值隨機(jī)波動為例，采用歸一化蒙特卡洛仿真，130 nm工藝電阻值的隨機(jī)偏差位于3σ內(nèi)(σ為標(biāo)準(zhǔn)高斯分布的方差)，如果將工藝下降到55 nm，隨機(jī)偏差可達(dá)到5σ。這勢必會導(dǎo)致所設(shè)計射頻集成電路性能的降級，甚至無法滿足具體的應(yīng)用場景需求。上述影響屬于靜態(tài)非理想因素，屬于射頻集成電路的一種固有屬性，當(dāng)一款射頻集成電路封裝完成后，這種屬性會導(dǎo)致射頻集成電路性能的固定比例降級。另外，射頻集成電路的工作過程是一個典型的熱變過程，溫度的改變會動態(tài)地改變無源器件的阻抗值以及有源器件的遷移率、介電常數(shù)、跨導(dǎo)值等，造成電路性能降級。另外，鏈路增益以及輸入/輸出信號頻率的改變也會對電路性能產(chǎn)生動態(tài)影響。這些影響屬于動態(tài)非理想因素，屬于射頻集成電路的一種隨機(jī)屬性，其會動態(tài)地改變射頻集成電路的性能，造成一定程度的性能降級，甚至影響正常使用。

本文主要針對射頻集成電路的性能降級機(jī)理進(jìn)行分析，歸納總結(jié)能夠提升射頻集成電路魯棒性的各類校準(zhǔn)技術(shù)，為高性能射頻集成電路的設(shè)計提供堅實的基礎(chǔ)理論支撐。具體內(nèi)容如表1所示。

表1 本文校準(zhǔn)技術(shù)總結(jié)

2 射頻收發(fā)鏈路校準(zhǔn)技術(shù)

2.1 直流偏移校準(zhǔn)

直流偏移對于射頻接收機(jī)的設(shè)計是一個極為嚴(yán)峻的挑戰(zhàn)，直流偏移的產(chǎn)生主要來自3個方面：(1)混頻器本身的自混頻效應(yīng)；(2)外部的強(qiáng)干擾在混頻器端產(chǎn)生的自混頻效應(yīng)；(3)工藝偏差、溫度變化導(dǎo)致的直流偏移。當(dāng)基帶電路增益較大時，直流偏移極易導(dǎo)致射頻接收鏈路的飽和。

直流偏移校準(zhǔn)(DC Offset Calibration, DCOC)通常的做法是在電路中加入交流耦合電容，但是該方法并不適用于零中頻架構(gòu)以及中頻頻率較低時的低中頻架構(gòu)。另一種方法是采用無源低通反饋環(huán)路[3]或者有源積分[4]反饋環(huán)路。反饋式DCOC電路的實時性可以保證靜態(tài)和動態(tài)非理想因素導(dǎo)致的直流偏移均被有效補(bǔ)償，但是當(dāng)基帶電路提供的增益較高時，反饋環(huán)路中的電容值必須足夠大以確保獲得較低的高通截至頻率，很難在芯片內(nèi)部實現(xiàn)集成，通常采用多級反饋[4]的形式來大幅降低反饋電容的大小。由于高通截至頻率的存在，上述DCOC方法并不適用于零中頻接收機(jī)，否則會導(dǎo)致信號低頻成分的損失，通過降低高通截至頻率可以緩解部分損失，但是反饋電容的面積會大大增加。

適用于零中頻接收機(jī)的DCOC電路[4–7]如圖1所示，該電路包括靜態(tài)校準(zhǔn)和動態(tài)校準(zhǔn)兩部分，在內(nèi)部狀態(tài)機(jī)的控制下，靜態(tài)校準(zhǔn)部分依次閉合開關(guān)S1～Sn對各電路模塊進(jìn)行直流偏移校準(zhǔn)，靜態(tài)校準(zhǔn)模塊中的積分清零器每M1個時鐘周期清0一次，N的值通常取0，比較結(jié)果反饋至二進(jìn)制搜索算法模塊通過數(shù)模轉(zhuǎn)換器(Digital to Analog Converter,DAC)以補(bǔ)償電流或者電壓的形式對增益模塊的直流偏移進(jìn)行校準(zhǔn)。靜態(tài)校準(zhǔn)模塊中的比較器1采用自校準(zhǔn)比較器避免其自身的直流偏移對校準(zhǔn)結(jié)果產(chǎn)生影響[5]?；鶐ф溌返腄COC效果與鏈路的增益大小密切相關(guān)，為了保證自動增益控制工作模式下的DCOC效果，通常在芯片上電后會遍歷基帶鏈路的增益值并遍歷上述DCOC過程，校準(zhǔn)結(jié)果預(yù)先存儲于查找表中，通過增益值直接查詢補(bǔ)償[4]。為了解決由于帶外強(qiáng)干擾引入的動態(tài)直流偏移，可以在靜態(tài)DCOC過程結(jié)束后閉合開關(guān)Sd打開動態(tài)DCOC環(huán)路[8]，動態(tài)DCOC環(huán)路在數(shù)字域進(jìn)行實現(xiàn)避免模擬域采用的大電容，乘法器的目的主要用于調(diào)節(jié)高通截止頻率角，增益G的值越小，高通截止頻率角也就越小，但是直流偏移壓制效果也會越差，需要折中考慮。

圖1 適用于零中頻接收機(jī)的數(shù)字輔助DCOC

2.2 偶次非線性失真校準(zhǔn)

奇次非線性失真對射頻電路中的各種失配不敏感，通?？梢酝ㄟ^提升電路模塊本身的線性性能進(jìn)行改善，但是偶次非線性失真對電路中的各種失配因素非常敏感，必須借助一定的校準(zhǔn)手段進(jìn)行提升。偶次非線性失真會導(dǎo)致接收機(jī)的輸入2階交調(diào)截取點(Input Second-order Intercept Point,IIP2)性能嚴(yán)重降級，此現(xiàn)象主要是由下變頻混頻器中存在的各種非線性及失配因素引起的[9]：輸入跨導(dǎo)管的偶階非線性、開關(guān)管/負(fù)載電阻的失配以及本振信號的非均勻占空比。文獻(xiàn)[9]從電路設(shè)計的角度給出了針對性的解決方案，在跨導(dǎo)管源端加入尾電流源與電容并聯(lián)結(jié)構(gòu)，在保證跨導(dǎo)級正常工作的同時降低低頻時的等效跨導(dǎo)。另外，通過在開關(guān)管的源端加入與寄生電容在本振頻率處諧振的并聯(lián)電感減小周期性階梯信號的產(chǎn)生。優(yōu)化后的IIP2可以達(dá)到+78 dBm。

考慮到工藝、電壓以及溫度(Process, Voltage and Temperature, PVT)的影響，偶階非線性失真通常不能僅通過優(yōu)化電路設(shè)計來滿足系統(tǒng)設(shè)計需求，同樣需要校準(zhǔn)電路的輔助進(jìn)行失真補(bǔ)償。最小均方(Least Mean Squares, LMS)自適應(yīng)校準(zhǔn)算法是一種典型的用于補(bǔ)償偶次非線性失真的自適應(yīng)校準(zhǔn)算法[10,11]，如圖2所示，其中d(n)為實際輸入信號(輸入有效信號和白噪聲的疊加)，e(n)為經(jīng)過偶次非線性失真補(bǔ)償后的實際輸出信號，w(n)為用于校準(zhǔn)補(bǔ)償?shù)?階抽頭系數(shù)，ref(n)是與偶次非線性失真嚴(yán)格相關(guān)的參考信號，文獻(xiàn)[10]通過提取混頻器輸出端的共模信號成分并經(jīng)低通濾波后作為ref(n)信號，文獻(xiàn)[11]通過在基帶算法中產(chǎn)生相應(yīng)的基帶信號，通過發(fā)射與接收閉環(huán)的形式對偶次非線性失真性能進(jìn)行補(bǔ)償校準(zhǔn)，ref(n)信號選取為基帶信號的幅值。LMS算法生成的1階補(bǔ)償系數(shù)w(n)通過調(diào)整混頻器開關(guān)管的體電壓[12]、柵電壓[13,14]、混頻器中注入直流偏移電流的大小[15]，或者改變用于補(bǔ)償功能的偶次失真量的大小[16]對偶次非線性失真成分進(jìn)行補(bǔ)償，校準(zhǔn)后的IIP2可高達(dá)+90 dBm[14]。

圖2 基于LMS算法的自適應(yīng)偶次非線性失真校準(zhǔn)電路

2.3 I/Q失配校準(zhǔn)

I/Q失配主要是指收發(fā)鏈路中I/Q兩路的幅相失配以及正交本振(Local Oscillator, LO)信號的相位失配，在零中頻接收機(jī)中，I/Q失配導(dǎo)致的鏡像頻譜增生會使星座圖產(chǎn)生旋轉(zhuǎn)，對諸如多進(jìn)制正交幅度調(diào)制(Multiple Quadrature Amplitude Modulation, MQAM)等高階調(diào)制系統(tǒng)產(chǎn)生嚴(yán)重的影響，對于正交頻分復(fù)用(Orthogonal Frequency Division Multiple, OFDM)多載波調(diào)制系統(tǒng)，鏡像信號的存在會干擾其子載波成分，惡化信噪比。對于高階調(diào)制系統(tǒng)，要求的鏡像抑制能力通常需要超過60 dB，幅相失配必須控制在10 mdB和0.1o以內(nèi)[17]。在低中頻接收機(jī)中，I/Q失配會導(dǎo)致復(fù)數(shù)域鏡像抑制濾波器的鏡像抑制能力降低，無干擾情況下，低中頻接收機(jī)的鏡像抑制能力必須超過16 dB才能保證對信噪比的影響小于0.1 dB[18]，在存在干擾的情況下，需要的鏡像抑制能力會明顯增加。對于零中頻發(fā)射機(jī)，I/Q失配同樣會在有效頻帶內(nèi)引入鏡像干擾降低有效信號的信噪比，對于低中頻發(fā)射機(jī)，I/Q失配會導(dǎo)致天線輸出端產(chǎn)生明顯的鏡像干擾信號，污染臨近信道，同時還會降低針對功率放大器線性化的數(shù)字預(yù)失真精度[19]。

低中頻接收機(jī)中的I/Q失配校準(zhǔn)模塊通常位于下變頻混頻器和復(fù)數(shù)域鏡像抑制濾波器之間用以提升濾波器的鏡像抑制能力，采用數(shù)?；旌显O(shè)計的方法，具體的補(bǔ)償電路結(jié)構(gòu)如圖3所示[20,21]，其中Imis/Qmis, Ical/Qcal分別表示校準(zhǔn)前后的下變頻正交信號，ε和φ分別指I/Q通路的幅度和相位誤差。該校準(zhǔn)電路中幅度誤差檢測電路和相位誤差檢測電路輸出的均是相應(yīng)的檢測符號，并通過二進(jìn)制搜索算法調(diào)整幅度/相位誤差補(bǔ)償電路的配置，從而補(bǔ)償正交失配。需要注意的是，幅度/相位誤差檢測電路檢測結(jié)果的準(zhǔn)確性依賴幅度/相位誤差的大小，較大的幅度/相位誤差會引入較大的檢測結(jié)果誤差，因此，如果采用二進(jìn)制搜索算法，則幅度誤差校準(zhǔn)和相位誤差校準(zhǔn)必須分時進(jìn)行，否則會無法完成正常的失配校準(zhǔn)。如果使用步進(jìn)式加減算法則可以同時對幅度失配和相位失配進(jìn)行校準(zhǔn)。輸入端的信號可以是一個單音信號[20]亦或采用經(jīng)低噪放放大后的白噪聲[21]，幅度/誤差補(bǔ)償電路可以在模擬域構(gòu)建相應(yīng)的放大器和加法器進(jìn)行實現(xiàn)[21]。

圖3 適用于低中頻接收機(jī)的正交失配校準(zhǔn)電路

零中頻接收機(jī)的I/Q失配校準(zhǔn)通常在數(shù)字基帶處理模塊中進(jìn)行補(bǔ)償[22–25]，典型校準(zhǔn)電路結(jié)構(gòu)如圖4所示[22]，其補(bǔ)償原理與圖3相似，只是采用LMS算法逐步將誤差補(bǔ)償電路中補(bǔ)償參數(shù)的最優(yōu)值估計出來。校準(zhǔn)過程中的I/Q支路輸入?yún)?shù)只要具有平穩(wěn)隨機(jī)特性，均適用于該校準(zhǔn)機(jī)制。發(fā)射鏈路的I/Q失配需要借助接收機(jī)形成回環(huán)的方式進(jìn)行校準(zhǔn)，文獻(xiàn)[23]采用串行校準(zhǔn)的方式，首先采用內(nèi)置的本振產(chǎn)生的單音信號注入射頻接收機(jī)中對其I/Q通路進(jìn)行失配校準(zhǔn)，然后發(fā)射和接收鏈路形成回環(huán)，在基帶中基于直接數(shù)字頻率綜合器(Direct Digital Synthesizer, DDS)提供單音信號，經(jīng)過回環(huán)鏈路后估計出的I/Q通路失配即為發(fā)射鏈路的I/Q失配參數(shù)。發(fā)射鏈路中的失配校準(zhǔn)電路除了在基帶中實現(xiàn)以外，還可以采用具有雙開關(guān)結(jié)構(gòu)的上變頻混頻器在模擬域進(jìn)行實現(xiàn)[17]。為了進(jìn)一步加快校準(zhǔn)速度，文獻(xiàn)[24,25]利用I/Q失配能夠引入鏡像信號的原理，采用多個不同頻率的單音信號[24]或者設(shè)置不同的收發(fā)本振頻率[25]在頻域上對收發(fā)鏈路的鏡像信號進(jìn)行區(qū)分，可以同時對收發(fā)鏈路進(jìn)行校準(zhǔn)。

圖4 I/Q失配基帶自適應(yīng)LMS校準(zhǔn)電路

對于寬帶通信系統(tǒng)，I/Q誤差失配除了與PVT,LO相位失配等因素相關(guān)外，還與頻率有著明顯的關(guān)系(濾波器的群時延失配導(dǎo)致I/Q相位失配與頻率密切相關(guān))，文獻(xiàn)[26]通過在回環(huán)鏈路的發(fā)射輸入端注入兩個不同頻率的單音信號，通過交叉回環(huán)連接的方式，利用線性內(nèi)插可以同時計算出收發(fā)鏈路群時延失配與頻率的關(guān)系，通過在I/Q支路中引入具有不同群時延特性的FIR濾波器[26]或者負(fù)載電容調(diào)諧[27]來補(bǔ)償I/Q支路的相位失配與頻率的關(guān)系。文獻(xiàn)[28]在文獻(xiàn)[26]的基礎(chǔ)上通過引入相位旋轉(zhuǎn)模塊有效解決了I/Q幅度失配與頻率之間的依賴關(guān)系。針對溫度變化對I/Q失配的影響，文獻(xiàn)[29]提出了一種基于迭代技術(shù)的在線追蹤方案，可有效跟蹤溫度變化對發(fā)射機(jī)I/Q失配造成的影響并進(jìn)行動態(tài)補(bǔ)償。

2.4 諧波抑制技術(shù)

諧波抑制技術(shù)是軟件定義無線電射頻接收機(jī)中的一個關(guān)鍵指標(biāo)[30–32]，由于混頻器LO開關(guān)引入的奇次諧波，接收機(jī)輸入端在無聲表面波(Surface Acoustic Wave, SAW)濾波器或者SAW濾波器帶外抑制性能較差時，輸入端存在的奇次諧波干擾會通過與LO信號的奇次諧波混頻干擾有效頻帶內(nèi)的信號。

典型的雙平衡混頻器(Gilbert架構(gòu))等效于對LO信號進(jìn)行2倍頻采樣保持，正交雙平衡結(jié)構(gòu)等效于對LO信號進(jìn)行4倍頻采樣保持，此兩種結(jié)構(gòu)中的本振信號均會提供3/5/7···等奇次諧波，幅度與保持功能對應(yīng)的頻域辛克(Sinc)函數(shù)直接相關(guān)，無法滿足諧波抑制功能。諧波抑制的典型電路結(jié)構(gòu)是采用多相(>4)混頻結(jié)構(gòu)[33]，以8相為例[34]，相應(yīng)的LO開關(guān)頻譜如圖5所示，8倍頻采樣可以有效地避免LO信號中3/5次諧波的出現(xiàn)，有效地抑制輸入信號中存在的3/5次諧波干擾。為了抑制更高的奇次諧波，還可以采用16相甚至更高的多相采樣結(jié)構(gòu)[35]。

圖5 八相混頻器本振信號頻域等效圖

為了避免多相電路結(jié)構(gòu)對壓控振蕩器(Voltage Controlled Oscillator, VCO)的高輸出頻率要求以及多相支路累加結(jié)構(gòu)帶來的復(fù)雜度，文獻(xiàn)[30]在雙平衡無源混頻器的基礎(chǔ)上提出了一種采樣保持型電容負(fù)載結(jié)合可調(diào)本振信號占空比的組合結(jié)構(gòu)，該結(jié)構(gòu)通過改變本振信號的占空比動態(tài)調(diào)整Sinc函數(shù)幅頻響應(yīng)的過零點，可以有效地抑制輸入端的各奇次諧波。文獻(xiàn)[36]通過對占空比為25%的四相信號引入相同時間寬度的頻隙和頻帶同樣也會產(chǎn)生相應(yīng)的諧波抑制能力。文獻(xiàn)[37]采用基于脈寬調(diào)制技術(shù)提供的本振信號也實現(xiàn)了較好的諧波抑制能力。但是為了實現(xiàn)上述技術(shù)，最終的硬件開銷以及設(shè)計復(fù)雜度并不比采用多相結(jié)構(gòu)占據(jù)多少優(yōu)勢，在具體設(shè)計過程中需要折中考慮。

多相本振信號的相位失配以及接收鏈路中的延遲及增益失配會明顯地限制電路的諧波抑制能力，典型情況下，多相混頻結(jié)構(gòu)提供的諧波抑制比在30～35 dB[37]，文獻(xiàn)[38,39]提出了采用兩級諧波抑制結(jié)構(gòu)增強(qiáng)電路魯棒性的設(shè)計方法，配合對多相本振信號的重定時電路，諧波抑制比可以超過70 dB[39]。但是重定時結(jié)構(gòu)通常面臨亞穩(wěn)態(tài)的問題，且補(bǔ)償?shù)南辔痪扰c重定時時鐘抖動密切相關(guān)。文獻(xiàn)[31]提出了基于高精度時間-數(shù)字轉(zhuǎn)換器(Time to Digital Converter, TDC)估計多相本振信號相位失配及補(bǔ)償?shù)木唧w電路結(jié)構(gòu)進(jìn)一步改善LO信號的輸出相位關(guān)系。文獻(xiàn)[32]提出了一種數(shù)?；旌系慕邮諜C(jī)幅相失配校準(zhǔn)方法，在輸入端輸入相應(yīng)的諧波信號，基帶通過對殘留下變頻信號的功率進(jìn)行估計動態(tài)調(diào)整多相支路中的增益值以達(dá)到最優(yōu)的諧波抑制性能，校準(zhǔn)后的3/5次諧波抑制能力分別超過70 dB和50 dB[32]。文獻(xiàn)[32]還基于仿真手段對輸入諧波頻率與失配參數(shù)之間建立了1階對應(yīng)關(guān)系，并在實際測試中驗證了模型的準(zhǔn)確性。文獻(xiàn)[40]在數(shù)字域首先對多相支路中的失配參數(shù)矩陣進(jìn)行估計，并提出了一種基于優(yōu)化后Jacobi疊代方法進(jìn)行諧波抑制的失配參數(shù)補(bǔ)償方法，補(bǔ)償后的諧波抑制性能可以超過80 dB，但是該方法需要模擬域提供多相支路輸出，是以犧牲硬件設(shè)計的復(fù)雜度及功耗為代價的。

2.5 濾波器帶寬校準(zhǔn)

射頻接收機(jī)中集成的基帶或者中頻濾波器主要用于避免采樣過程中的混疊現(xiàn)象，低中頻結(jié)構(gòu)中還需提供鏡像抑制能力。發(fā)射機(jī)中由于單邊帶架構(gòu)的原因，通常集成低通濾波器，起到抑制基帶信號中周期性頻譜的作用。射頻收發(fā)機(jī)中通常集成連續(xù)時間濾波器，主要包括有源電阻電容(Resistor and Capacitor, RC)[6,21,41]以及Gm-C[42]兩種結(jié)構(gòu)，有源RC結(jié)構(gòu)采用閉環(huán)結(jié)構(gòu)，線性度較高，但是需要進(jìn)行復(fù)雜的穩(wěn)定性設(shè)計，Gm-C結(jié)構(gòu)采用開環(huán)結(jié)構(gòu)，穩(wěn)定性較好，但是線性度較差。兩者提供的帶寬精度分別與時間常數(shù)RC以及C/Gm有關(guān)，由于PVT的影響，濾波器提供的帶寬精度通常有±20%的波動范圍[41]。帶寬的波動可能會導(dǎo)致有效信號邊沿頻譜的抑制或者影響采樣過程中的抗混疊效果，導(dǎo)致信噪比的惡化。因此設(shè)計過程中需要對時間常數(shù)進(jìn)行PVT補(bǔ)償。

對于有源RC濾波器，典型的補(bǔ)償算法通常采用基于RC時間常數(shù)的開關(guān)電容充放電機(jī)制對帶寬偏差進(jìn)行校準(zhǔn)[6,41–44]，但是由于校準(zhǔn)自由度的限制，這種帶寬校準(zhǔn)電路并不適用于軟件定義無線電射頻收發(fā)機(jī)的設(shè)計中，這是因為在濾波器設(shè)計中每增加1個帶寬頻點，就必然要在每一個電容或者電阻網(wǎng)絡(luò)中加入一個相應(yīng)的電容或者電阻元件，導(dǎo)致設(shè)計復(fù)雜度較高、芯片面積較大。另外，為了適應(yīng)不同的晶振輸入頻率需求，文獻(xiàn)[45]通過引入一個可變的電阻網(wǎng)絡(luò)與其進(jìn)行匹配，但是僅支持8個不同的晶振輸入頻率，不能滿足對寬范圍晶振輸入頻率的需求。文獻(xiàn)[6]通過增加濾波器帶寬校準(zhǔn)自由度，在較低復(fù)雜度和較小面積條件下，提出了一種適用于軟件定義無線電應(yīng)用場景的濾波器帶寬校準(zhǔn)機(jī)制，但是其校準(zhǔn)過程需要構(gòu)建RC振蕩器以及頻率綜合器及小數(shù)分頻器的支持，且校準(zhǔn)算法比較復(fù)雜，功耗及資源消耗量較高。此外，在文獻(xiàn)[6]的基礎(chǔ)上，文獻(xiàn)[46]通過RC振蕩器與標(biāo)準(zhǔn)參考時鐘的比較，實現(xiàn)了濾波器帶寬的動態(tài)校準(zhǔn)，避免了溫度波動對濾波器帶寬的影響。在文獻(xiàn)[6,46]的基礎(chǔ)上，一種更簡潔的寬帶濾波器校準(zhǔn)方案如圖6所示，此時的電阻和電容既可以用來調(diào)節(jié)濾波器的帶寬，同時也可以起到校準(zhǔn)帶寬精度的作用。該方法需要預(yù)先在典型工藝角情況下建立帶寬調(diào)整控制信號與調(diào)節(jié)電壓Vadj之間的查找表關(guān)系，通過改變帶寬調(diào)整控制信號得到高精度的濾波器帶寬配置。針對Gm-C濾波器，文獻(xiàn)[42]提出了一種收發(fā)回環(huán)校準(zhǔn)機(jī)制，通過DDS模塊動態(tài)改變發(fā)射單音信號的頻率，在接收端掃描濾波器的幅頻響應(yīng)曲線預(yù)估濾波器的帶寬，通過與預(yù)設(shè)帶寬的比較逐步調(diào)整Gm的值提升濾波器帶寬精度。文獻(xiàn)[47]將跨導(dǎo)放大器的Gm值通過反饋結(jié)構(gòu)等效于一個電阻值，并通過構(gòu)造一個RC振蕩器來校準(zhǔn)其時間常數(shù)。文獻(xiàn)[48]通過構(gòu)造Gm-C積分器，并通過自動鎖幅原理與參考電壓相比較來校準(zhǔn)時間常數(shù)的值。

圖6 寬帶濾波器帶寬校準(zhǔn)電路

通過人為增加濾波器的帶寬避免由于PVT波動造成的帶寬壓縮抑制有效信號的邊緣頻帶也可以保證電路的正常功能[49]，但是為了避免采樣混疊或者獲得更好的周期頻譜抑制比，必須提高ADC/DAC的采樣頻率，同時更高的帶寬設(shè)置還需要更高的運算放大器增益帶寬積或者更高的Gm，會明顯增加電路的整體功耗。

2.6 本振泄露校準(zhǔn)

LO泄露同時存在于射頻的收發(fā)鏈路中，主要是由I/Q支路中存在的直流偏移、混頻器開關(guān)管以及驅(qū)動管的失配導(dǎo)致的。接收鏈路中的LO泄露向解調(diào)方向會導(dǎo)致直流偏移飽和接收機(jī)，向天線方向會導(dǎo)致直接泄露。直流偏移可以通過直流偏移校準(zhǔn)有效抑制，向天線方向的直接泄露由于低噪放較高的反向隔離度也可以忽略不計。但是對于對線性性能要求較高的Mixer-first接收機(jī)而言[50]，為了避免對其他通信系統(tǒng)的干擾，必須對缺少反向隔離導(dǎo)致的天線端LO輻射進(jìn)行抑制。文獻(xiàn)[50]通過將混頻器進(jìn)行DAC化，實現(xiàn)了對LO開關(guān)管及驅(qū)動管1%的尺寸微調(diào)功能，有效抑制了LO的反向輻射大小。

發(fā)射機(jī)中的LO泄露會導(dǎo)致調(diào)制信號星座圖的移位(直接上變頻)、發(fā)射頻譜增生(帶子載波上變頻)，對于FDD收發(fā)機(jī)，嚴(yán)重時會飽和接收鏈路。發(fā)射鏈路的LO泄露校準(zhǔn)通常采用收發(fā)回環(huán)的校準(zhǔn)方式[25,26,51–55]，通過泄露幅值檢測(圖7)[54]、下變頻至基帶或者直流進(jìn)行數(shù)字域功率檢測(頻域檢測[25,27,53]或者時域檢測[52])等方式估計泄露LO信號的大小，并與預(yù)設(shè)功率值進(jìn)行比較，產(chǎn)生的反饋信號通過DAC對I/Q兩路的失配進(jìn)行電壓或者電流補(bǔ)償以抑制LO泄露的大小。為了避免功率預(yù)估過程引入的電路設(shè)計復(fù)雜度，文獻(xiàn)[51]提出了數(shù)字域微分及符號量化的方式并采用二進(jìn)制搜索算法對I/Q兩路的直流失配分別進(jìn)行補(bǔ)償，復(fù)雜度得到了有效降低，且校準(zhǔn)時間僅為16 μs。文獻(xiàn)[56,57]采用高精度ADC直接對發(fā)射機(jī)中的差分支路進(jìn)行直流偏移檢測，根據(jù)反饋的差值對相應(yīng)差分支路進(jìn)行補(bǔ)償，避免了收發(fā)回環(huán)過程帶來的較高設(shè)計復(fù)雜度，但是此類方法對ADC的精度要求較高，且無法校準(zhǔn)由于混頻器開關(guān)管以及驅(qū)動管的失配導(dǎo)致的LO泄露。

圖7 發(fā)射端載波泄露校準(zhǔn)電路

2.7 數(shù)字預(yù)失真

功率放大器(Power Amplifier, PA)的線性化是射頻集成電路中一項重要的性能優(yōu)化工作，由于AM/AM以及AM/PM失真的存在，PA的輸出頻譜中存在大量的交調(diào)失真信號，除了導(dǎo)致嚴(yán)重的頻譜增生效應(yīng)外，還會惡化發(fā)射機(jī)的發(fā)射信號性能，尤其是對于具有較大峰均比的高階調(diào)制。通常采用功率回退的方式增大PA的線性性能，但是會明顯降低PA的功率轉(zhuǎn)換效率。為了在較高效率的情況下減小失真的存在，包絡(luò)跟蹤PA[58]、G類(Class-G)PA[59,60]、 異相(Outphasing)PA[61]、多合體(Doherty)PA[62]、Class-G+Doherty混合PA[63]等結(jié)構(gòu)分別被提了出來，但是上述結(jié)構(gòu)僅從PA本身的構(gòu)造出發(fā)，為了保證較高的增益及轉(zhuǎn)換效率，仍無法有效遏制PA線性性能的惡化。數(shù)字預(yù)失真(Digital Pre-Distortion, DPD)技術(shù)通過在PA前級基帶電路中加入預(yù)失真模塊補(bǔ)償AM/AM以及AM/PM失真來有效提升PA的線性性能，在目前的高性能PA設(shè)計中得到了廣泛的應(yīng)用。

本節(jié)主要從PA行為模型、DPD學(xué)習(xí)結(jié)構(gòu)、DPD參數(shù)辨識方法以及DPD補(bǔ)償模塊模型4個方面對DPD技術(shù)進(jìn)行總結(jié)。

PA的行為模型包含無記憶行為模型[64,65]和有記憶行為模型[66,67]兩種，PA的記憶行為表現(xiàn)為電路中電容/電感元件的頻率敏感性引入的AM/PM失真，在窄帶通信情況下，電容/電感元件的頻率敏感性會大大降低，PA的行為模型可近似采用無記憶行為模型等效。常用的無記憶行為模型有Saleh模型[68]、Rapp模型[69]、Ghorbani模型[70]、冪級數(shù)模型[71]等。而對于寬帶通信系統(tǒng)或者多載波通信系統(tǒng)(4G/5G等)，常用的有記憶行為模型為Volterra級數(shù)模型[72]、Wiener模型[73]、Hammerstein模型[74]、Wiener-Hammerstein模型[75]、并聯(lián)Hammerstein模型[73]、并聯(lián)Wiener模型[76]、神經(jīng)網(wǎng)絡(luò)模型[77]等。相較于其他有記憶模型，Volterra級數(shù)模型可以方便地將PA的非線性和記憶特性結(jié)合在一起，能夠精準(zhǔn)地對PA進(jìn)行建模，但是隨著非線性階次及記憶深度的增加，需要計算的參數(shù)量也會迅速增加[66]，很難直接用于高階有記憶的DPD的設(shè)計中，在大多數(shù)設(shè)計中通常均采用簡化后的基于Volterra級數(shù)模型的記憶多項式模型[64–67,78–86]對PA進(jìn)行近似建模。

DPD的學(xué)習(xí)結(jié)構(gòu)包括直接學(xué)習(xí)結(jié)構(gòu)[83,84,86]、間接學(xué)習(xí)結(jié)構(gòu)[80,86]、改進(jìn)型直接學(xué)習(xí)結(jié)構(gòu)[64]3種，如圖8所示，直接學(xué)習(xí)結(jié)構(gòu)通過求取功放的前逆對PA的非線性進(jìn)行補(bǔ)償，但由于預(yù)失真器的輸出直接影響PA的輸出，因此是一個閉環(huán)反饋系統(tǒng)，存在穩(wěn)定性問題。如果采用的DPD參數(shù)辨識方法不收斂或者遇到外界干擾，可能導(dǎo)致系統(tǒng)的非正常工作。而間接學(xué)習(xí)結(jié)構(gòu)通過增加一個學(xué)習(xí)器求取PA的后逆，再將通過辨識算法計算出的后逆參數(shù)送至預(yù)失真器來補(bǔ)償PA的非線性，學(xué)習(xí)過程開環(huán)化，避免了穩(wěn)定性問題，間接學(xué)習(xí)結(jié)構(gòu)對于大部分PA均是成立的，目前的商用化數(shù)字預(yù)失真器中大多采用此類結(jié)構(gòu)，但是對于部分較復(fù)雜的PA模型，其后逆與前逆并不一定相等，因此會引入部分補(bǔ)償誤差，同時PA中產(chǎn)生的噪聲也會導(dǎo)致學(xué)習(xí)器的收斂值部分偏離預(yù)期[87]。而改進(jìn)型直接學(xué)習(xí)結(jié)構(gòu)兼顧直接學(xué)習(xí)結(jié)構(gòu)和間接學(xué)習(xí)結(jié)構(gòu)的優(yōu)點，首先求取PA模型，再通過求逆運算將預(yù)失真器等效為PA的前逆，但是求逆計算量往往較大。

典型的DPD參數(shù)的辨識方法包括LMS算法[64]和遞歸最小二乘(Recursive Least Squares, RLS)算法[80,85]兩種，由于LMS算法涉及期望值的求解，因此要求輸入的信號必須具備廣義平穩(wěn)特性，而RLS算法則無此要求，且RLS收斂速度快，不存在穩(wěn)態(tài)誤差，辨識性能更高。但是由于涉及矩陣乘法及向量除法運算，消耗的資源量是非常巨大的，目前工程實現(xiàn)中多數(shù)仍采用LMS算法。

DPD補(bǔ)償模塊模型，即圖8中的預(yù)失真器模型，包括查找表結(jié)構(gòu)和矩陣多項式結(jié)構(gòu)[66,80,85]兩種，查找表結(jié)構(gòu)又包括映射查找表[88,89]、復(fù)增益查找表[90]以及極坐標(biāo)查找表結(jié)構(gòu)[91]，其中映射查找表的補(bǔ)償速度最快，且需要的資源量最小，但是其通常適用于無記憶PA模型，無法校準(zhǔn)PA的AM/PM失真[89]。根據(jù)PA是否采用記憶模型，復(fù)增益查找表還可分為無記憶查找表[64,65]和有記憶查找表[70]兩類。查找表結(jié)構(gòu)是一種靜態(tài)DPD機(jī)制，通常在上電復(fù)位后完成校準(zhǔn)并將補(bǔ)償參數(shù)寫入查找表。而矩陣多項式結(jié)構(gòu)是一種動態(tài)DPD機(jī)制，可以根據(jù)實時的輸入與輸出信號動態(tài)調(diào)整預(yù)失真器內(nèi)的矩陣多項式參數(shù)值，跟蹤性能優(yōu)良，但是消耗的計算資源、補(bǔ)償時長、功耗等均較高。

圖8 DPD學(xué)習(xí)結(jié)構(gòu)

目前對DPD技術(shù)的研究主要集中在上述4個方面，近年來多數(shù)的創(chuàng)新性成果大多是對具體的電路結(jié)構(gòu)及應(yīng)用場景進(jìn)行優(yōu)化設(shè)計，例如，傳統(tǒng)的DPD反饋鏈路需要I/Q兩個支路同時存在，且由于PA的非線性效應(yīng)，反饋支路ADC的采樣率需要達(dá)到輸入信號帶寬的5倍以上才能準(zhǔn)確預(yù)估PA的前逆或者后逆模型[78]，需要的硬件開銷及功耗均較大，文獻(xiàn)[79,80]分別提出了基于單支路硬件架構(gòu)[79]以及欠采樣條件下[80]的DPD補(bǔ)償電路模型，大大簡化了電路設(shè)計的復(fù)雜度。同時，相控陣[81,82]以及多載波應(yīng)用場景(4G/5G)[64,83]條件下的DPD補(bǔ)償技術(shù)也逐漸成熟化。

3 頻率綜合器校準(zhǔn)技術(shù)

在實際的工程實現(xiàn)中，VCO振蕩頻率的PVT相關(guān)性會導(dǎo)致設(shè)計的振蕩頻率偏離10%～15%，因此為了覆蓋所需的頻點，頻率綜合器的設(shè)計通常都是具有一定輸出頻率范圍的寬帶電路，對于軟件定義無線電等寬帶應(yīng)用場景更是如此。這就要求頻率綜合器在設(shè)計過程中需要在兩個方面特別注意[4]：一是必須增加必要的自動頻率校準(zhǔn)(Automatic Frequency Calibration, AFC)功能，射頻收發(fā)機(jī)中的VCO一般采用LC負(fù)阻結(jié)構(gòu)，金屬-絕緣體-金屬(Metal-Insulator-Metal, MIM)電容網(wǎng)絡(luò)實現(xiàn)輸出頻率的粗掃描，可變電容提供輸出頻率的精確鎖定，粗掃描過程是由AFC模塊來完成的，精確鎖定通過鎖相環(huán)來實現(xiàn)；二是必須提供穩(wěn)定性校準(zhǔn)功能，寬帶頻率綜合器中的分頻器通常會設(shè)計為小數(shù)分頻結(jié)構(gòu)，為了抑制SD調(diào)制器引入的高頻噪聲，鎖相環(huán)通常采用4階II型結(jié)構(gòu)，當(dāng)確定了鎖相環(huán)的環(huán)路帶寬后，無源濾波器的參數(shù)值決定了環(huán)路的穩(wěn)定性，在寬帶頻率綜合器中，輸出頻率以及輸入?yún)⒖碱l率的改變會改變環(huán)路帶寬的值，同時隨著頻率的改變，VCO的電壓-頻率KVCO也會發(fā)生變化，對環(huán)路帶寬同樣也會造成明顯的影響，惡化環(huán)路的相位裕量，甚至有可能出現(xiàn)自激的情況。

3.1 自動頻率校準(zhǔn)

AFC分為開環(huán)AFC和閉環(huán)AFC兩種[92]，如圖9所示，開環(huán)AFC的鎖定標(biāo)記為VCO的控制電壓位于兩個參考電壓Vrh和Vrl之間，其鎖定速度較快，無須搜索完電容陣列的所有編碼，僅以電壓范圍作為判決標(biāo)準(zhǔn)，但是開環(huán)結(jié)構(gòu)容易受工藝及溫度偏差的影響，不易鎖定最優(yōu)頻率調(diào)諧線。閉環(huán)結(jié)構(gòu)中，VCO的時鐘頻率對分頻后的參考時鐘高電平周期進(jìn)行計數(shù)，隨著MIM電容網(wǎng)絡(luò)控制字的變化，VCO的輸出振蕩頻率也變化，根據(jù)計數(shù)值與預(yù)設(shè)分頻比的對比結(jié)果調(diào)整二進(jìn)制搜索算法的搜索方向，并最終確定MIM電容網(wǎng)絡(luò)的控制字。閉環(huán)結(jié)構(gòu)中的計數(shù)器類型有單相(計數(shù)誤差為1)[93]、雙相(計數(shù)誤差為1/2)[94]以及四相(計數(shù)誤差為1/4)[92,95]等，其校準(zhǔn)精度依次提升，但是所需要的計數(shù)器也會逐漸增多，電路設(shè)計復(fù)雜度及功耗相應(yīng)增加。在上述基礎(chǔ)上，文獻(xiàn)[92,94,95]通過引入最小誤差寄存比較模塊使AFC的最終校準(zhǔn)結(jié)果始終落在最優(yōu)點所在的調(diào)諧曲線上，進(jìn)一步加快了鎖相環(huán)的鎖定速度，同時增加了對PVT變化的魯棒性。

圖9 AFC校準(zhǔn)方法

為了在減少計數(shù)器的情況下進(jìn)一步提升AFC的鎖定精度，文獻(xiàn)[21]提出了一種僅需1個計數(shù)器的帶有小數(shù)誤差補(bǔ)償邏輯的八相計數(shù)器，在減小電路設(shè)計復(fù)雜度的情況下將計數(shù)誤差減小至1/8。為了進(jìn)一步提高計數(shù)精度，在同樣只需要1個計數(shù)器的情況下，文獻(xiàn)[96]提出了一種基于TDC結(jié)構(gòu)的小數(shù)誤差補(bǔ)償邏輯，可以將計數(shù)誤差減小至任意范圍之內(nèi)，但是精度越高，TDC中所需的反相器和觸發(fā)器也會越多，需要折中考慮。為了加快AFC的鎖定速度，文獻(xiàn)[97]提出了一種首先預(yù)存各頻率調(diào)諧曲線對應(yīng)的分頻比的快速鎖定方案，大大加快了AFC的鎖定速度，但是此方法要求輸入的參考頻率是固定的，不適用于軟件定義無線電場景。上述校準(zhǔn)方法的校準(zhǔn)時序均受控于輸入?yún)⒖碱l率，文獻(xiàn)[98]提出了一種校準(zhǔn)時序受控于VCO輸出頻率的校準(zhǔn)方法，并采用計數(shù)誤差自適應(yīng)的方式盡可能在VCO高頻情況下完成AFC過程，在沒有增加復(fù)雜度的情況下大大減小了鎖定時間。

對于包含多個VCO的頻率綜合器而言[94]，在進(jìn)行AFC鎖定之前，首先需要確定選擇哪一個合適的VCO，VCO的選擇依賴頻率綜合器輸出頻率的大小。

3.2 穩(wěn)定性校準(zhǔn)

頻率綜合器環(huán)路穩(wěn)定性的維持需要在完成穩(wěn)定性預(yù)設(shè)計后保證環(huán)路帶寬的恒定性，以4階II型頻率綜合器為例，如圖10所示，其環(huán)路帶寬的表達(dá)式為[4]

其中，ICP為電荷泵的充放電電流，N為頻率綜合器的分頻比，C1為環(huán)路濾波器的第1級電容值。因此如何維持上述參數(shù)之間的平衡性是穩(wěn)定性校準(zhǔn)需要解決的問題。

由于KVCO與輸出頻率的3次方成正比[4]，為了避免KVCO的較大波動對環(huán)路穩(wěn)定性造成影響，首先需要將KVCO恒定化，典型的做法有可變電容串聯(lián)補(bǔ)償方法[99]、分段補(bǔ)償法[100]、溫度計編碼補(bǔ)償法[101]等。完成KVCO的補(bǔ)償后，通過電荷泵充放電電流ICP的可配置化(AFC控制)補(bǔ)償分頻比N的變化從而保證環(huán)路的穩(wěn)定性[101]。在軟件定義無線電應(yīng)用場景中，需要兼容寬范圍的輸入?yún)⒖碱l率，在輸出頻率保持不變的情況下，輸入?yún)⒖碱l率的變化會導(dǎo)致分頻比N的變化，通常的做法是首先在最大輸入?yún)⒖碱l率的情況下按照上述步驟對環(huán)路進(jìn)行補(bǔ)償，然后在此基礎(chǔ)上，通過將環(huán)路濾波器中的各無源器件參數(shù)值等比例可配置化來補(bǔ)償輸入?yún)⒖碱l率的變化[4]。相應(yīng)的校準(zhǔn)示意圖如圖10所示，校準(zhǔn)過程可概括為：(1)KVCO恒定化；(2)可配置ICP補(bǔ)償分頻比N的變化；(3)通過可配置化輸入?yún)⒖碱l率分頻器和環(huán)路濾波器補(bǔ)償輸入?yún)⒖碱l率的變化。

圖10 頻率綜合器穩(wěn)定型校準(zhǔn)示意圖

上述校準(zhǔn)過程可以支持非常寬的輸出頻率范圍及輸入?yún)⒖碱l率范圍，但是電路復(fù)雜性較高，根據(jù)式(1)右邊等式可知，環(huán)路帶寬的恒定性僅與輸出頻率的平方成正比，因此僅通過可配置化ICP對輸出頻率的變化進(jìn)行補(bǔ)償也可以維持環(huán)路的穩(wěn)定性[102]。但是此方法也面臨一個嚴(yán)重的問題：當(dāng)輸入頻率范圍較寬時，低頻段的KVCO值會被壓縮得非常小，對工藝及溫度變化的魯棒性變差，極易導(dǎo)致失鎖問題。為了解決此問題，通常的做法是通過等比例改變VCO中的電感值集成多個VCO，保證KVCO變化處于可接受的范圍內(nèi)[94]。

4 射頻集成電路多片同步校準(zhǔn)技術(shù)

5G時代，相控陣、MIMO技術(shù)得到了大規(guī)模應(yīng)用，致使多通道射頻收發(fā)集成電路逐漸出現(xiàn)，最典型的為ADI公司的2×2多通道RFIC—AD9361/AD9371/AD9375系列芯片以及4×4多通道RFIC—AD9026芯片。上述應(yīng)用場景除了多通道需求外，還要求多通道射頻收發(fā)具備射頻同步性、基帶同步性以及多通道的幅相匹配性。

多通道射頻同步性主要依靠收發(fā)通道本振信號的相位同步性來保證，對于整數(shù)型頻率綜合器，只要能夠保證輸入?yún)⒖碱l率的一致性，多個頻率綜合器在鎖定后會自動保持一致。但是對于小數(shù)型頻率合成器，即使處于鎖定狀態(tài)，由于Σ?調(diào)制器的存在，無法保證可編程分頻器的分頻值順序是完全相同的，因此多個小數(shù)分頻器之間的相位是隨機(jī)的，需要在鎖定后重新復(fù)位Σ?調(diào)制器，使可編程分頻器的分頻值順序趨于一致，完成射頻同步[103]?；鶐叫灾饕菫榱吮ＷCADC和DAC的采樣時鐘是同步的，除了保證用于提供采樣時鐘的基帶頻率綜合器的輸出頻率同步性以外(與射頻同步相同)，還必須在基帶頻率綜合器完成同步后復(fù)位后續(xù)的外部分頻器以保證采樣頻率的同步性，完成基帶同步[49]。

對于射頻通道的幅相匹配性，校準(zhǔn)過程如下：首先在外部放置一個單音發(fā)射源，同時閉合開關(guān)S1和S2，選取任意接收通道為參考通道，剩余接收通道的輸出依次(或者同時)與該參考通道的輸出進(jìn)行比較(相除)，并將比較結(jié)果依次作為各對應(yīng)接收通道的幅相補(bǔ)償值[104,105]，具體工作原理如圖11所示。完成接收通道的校準(zhǔn)后，可以將對應(yīng)的系數(shù)寫入(上電置位)數(shù)字基帶處理模塊中，避免每次上電后均需要校準(zhǔn)。發(fā)射通道的校準(zhǔn)是在接收通道校準(zhǔn)完成的基礎(chǔ)上通過回環(huán)的方式完成的(閉合S2和S3，斷開S1和S4)，校準(zhǔn)方式與接收通道類似，只是信號需要通過發(fā)射鏈路從基帶輸入[106]。為了避免溫度變化對幅相失配的影響，通常還需要在不同的溫度值下進(jìn)行幅相失配校準(zhǔn)并存儲校準(zhǔn)系數(shù)，然后根據(jù)溫度傳感器選擇需要切換的補(bǔ)償系數(shù)。

圖11 多通道幅相校準(zhǔn)圖

采用校準(zhǔn)系數(shù)存儲的方案對各通道由于老化導(dǎo)致的失配較敏感，為了保證校準(zhǔn)精度的實時性，接收通道幅相失配校準(zhǔn)的信號源可以通過芯片內(nèi)部的頻率綜合器提供，即接收通道校準(zhǔn)時的輸入信號源可以由發(fā)射通道的射頻頻率綜合器提供(射頻同步完成后)，這樣可以保證芯片在每次上電時都可以進(jìn)行一次校準(zhǔn)，保證校準(zhǔn)的實時性。

5 結(jié)束語

射頻集成電路中的校準(zhǔn)技術(shù)是高性能射頻集成電路設(shè)計必須要克服的關(guān)鍵技術(shù)，這些校準(zhǔn)技術(shù)種類繁多，實現(xiàn)復(fù)雜，且需要通過嚴(yán)格的狀態(tài)控制逐一完成，是一項高難度的系統(tǒng)性工程。文中所述的校準(zhǔn)技術(shù)是目前應(yīng)用最廣泛、效果最明顯的10個核心校準(zhǔn)技術(shù)，涉及射頻收發(fā)鏈路、頻率綜合器、多片同步等3大方向，并且較全地給出了目前各類典型的校準(zhǔn)算法，為高性能射頻集成電路的設(shè)計打下了良好的基礎(chǔ)。

前述的綜述部分主要針對模擬域的收發(fā)架構(gòu)進(jìn)行了校準(zhǔn)技術(shù)的歸納，由于工藝移植的便捷性、較強(qiáng)的抗干擾性以及對工藝溫度偏差的極高魯棒性，數(shù)字化技術(shù)逐漸成為射頻集成電路設(shè)計中的一個重要發(fā)展趨勢，下面簡要從數(shù)字化的角度進(jìn)行相關(guān)校準(zhǔn)技術(shù)的綜述。

(1)射頻收發(fā)鏈路：射頻收發(fā)鏈路的數(shù)字化可以很大程度上避免多數(shù)校準(zhǔn)技術(shù)的使用，例如DCOC、偶次非線性失真、I/Q失配校準(zhǔn)、諧波抑制技術(shù)、濾波器帶寬校準(zhǔn)以及本振泄露校準(zhǔn)等，但是對于接收鏈路而言，目前數(shù)字化技術(shù)的主要矛盾還是集中在高精度高采樣速率ADC的研究上，針對某些專用應(yīng)用場景，射頻接收鏈路的數(shù)字化具備較大的實現(xiàn)可能性，但是在大多數(shù)應(yīng)用場景中，尤其是軟件定義無線電應(yīng)用場景，短期內(nèi)并不能取得較明顯的突破，可以肯定的是，零中頻架構(gòu)和低中頻架構(gòu)仍會在射頻接收鏈路的設(shè)計實現(xiàn)中占據(jù)可觀的時間長度，上述校準(zhǔn)技術(shù)仍是高性能接收電路設(shè)計所必需的。發(fā)射鏈路的數(shù)字化目前已經(jīng)取得了非常明顯的進(jìn)步，典型的數(shù)字化發(fā)射架構(gòu)包括數(shù)字極化發(fā)射機(jī)[107–109]、數(shù)字正交發(fā)射機(jī)以及數(shù)字LINC發(fā)射機(jī)[108]，內(nèi)置的數(shù)字化PA包括數(shù)字Doherty PA[62]、數(shù)字化Class-D PA[107]、數(shù)字化Class-G PA[59,60]、LINC class-E PA[110]等。但是數(shù)字化發(fā)射機(jī)內(nèi)部的工作時鐘通常處于過采樣狀態(tài)，對于高碼速率通信系統(tǒng)而言消耗的功耗較高。如果采用極化發(fā)射架構(gòu)，還需內(nèi)置數(shù)字相位插值器[111]，該插值器的固有延遲對工藝/溫度變化同樣敏感，極易惡化PA的頻譜性能。另外，極化/LINC架構(gòu)中內(nèi)置的Cordic算法本身固有的非線性會進(jìn)一步拓展幅度支路和相位支路的帶寬，對芯片內(nèi)部的工作時鐘要求更高。同時，正交架構(gòu)和LINC架構(gòu)還需額外增加一個數(shù)字PA來實現(xiàn)相應(yīng)的電路功能[108]，在發(fā)射功率較大時，功耗會明顯上升。

但是，無論是采用模擬架構(gòu)還是數(shù)字架構(gòu)，對于發(fā)射鏈路而言，PA的DPD補(bǔ)償在調(diào)制信號的峰均比較高的情況下仍是確保高性能發(fā)射的必需手段。

(2)頻率綜合器：全數(shù)字頻率綜合器(All Digital Frequency Synthesizer, ADFS)最早是2003年由TI公司的Staszewski等人[112]提出并設(shè)計實現(xiàn)的，采用計數(shù)器和TDC結(jié)構(gòu)替換模擬域的PFD+CP結(jié)構(gòu)，數(shù)字濾波器替換環(huán)路濾波器等實現(xiàn)頻率綜合器的數(shù)字化，根據(jù)計數(shù)器位置的不同，可分為鎖相或者鎖頻型數(shù)字頻率綜合器。數(shù)字頻率綜合器中不存在模擬域中PFD+CP和環(huán)路濾波器引入的相位噪聲，但是各模塊卻增加了量化噪聲，并且異步時鐘(LO時鐘和輸入?yún)⒖紩r鐘)的同步操作還會引入不可避免的亞穩(wěn)態(tài)現(xiàn)象。其校準(zhǔn)仍分為AFC和穩(wěn)定性校準(zhǔn)兩部分[113]，AFC部分的校準(zhǔn)相較于模擬域電路而言，更加復(fù)雜，為了避免VCO中電容陣列過大，AFC過程共包括3部分：粗精度AFC、中等精度AFC以及高精度AFC，通過對濾波后的數(shù)字相位誤差進(jìn)行判決實現(xiàn)三者之間的串行切換。ADFS同樣也存在穩(wěn)定性的問題，但是ADFS中不存在電荷泵、分頻器等模擬模塊，因此穩(wěn)定性僅受數(shù)控振蕩器(Digital Controlled Oscillator, DCO)增益KDCO的影響，DFS的穩(wěn)定性校準(zhǔn)通常是通過對DCO模塊進(jìn)行增益歸一化實現(xiàn)的[113]。

(3)多片同步校準(zhǔn)：由于ADFS是通過TDC產(chǎn)生相位/頻率誤差的小數(shù)部分，因此不存在Σ?調(diào)制器產(chǎn)生的隨機(jī)分頻現(xiàn)象，鎖定后ADFS即實現(xiàn)輸出頻率的相位同步，同時發(fā)射鏈路的數(shù)字化也無需進(jìn)行多通道發(fā)射鏈路的幅相失配校準(zhǔn)。