某型DSP芯片指標(biāo)測(cè)試設(shè)計(jì)與實(shí)現(xiàn)

聶聰聰，李永紅，岳鳳英

（1.中北大學(xué) 儀器與電子學(xué)院，太原 030051；2.中北大學(xué) 電氣與控制工程學(xué)院，太原 030051）

隨著科技飛速的創(chuàng)新，各類集成芯片的制造工藝也越來(lái)越高，各種高集成度、性能強(qiáng)大、結(jié)構(gòu)復(fù)雜的DSP 芯片的生產(chǎn)也不是十分的困難，但接踵而來(lái)的便是芯片生產(chǎn)制造過(guò)程中各項(xiàng)性能指標(biāo)測(cè)試變得越來(lái)越麻煩，且成本也逐漸升高[1]。芯片測(cè)試的目的是在較短的時(shí)間內(nèi)發(fā)現(xiàn)該款芯片更多的不足之處或者證明沒(méi)有缺陷，市場(chǎng)上芯片測(cè)試的方法有scan、BIST、端口測(cè)試模式，以及基于FPGA、Linux 系統(tǒng)、LabVIEW 等設(shè)計(jì)的測(cè)試系統(tǒng)，目前常用的是ATE測(cè)試平臺(tái)，對(duì)待測(cè)芯片的對(duì)應(yīng)端口施加激勵(lì)，觀察輸出端口的值，與理想值進(jìn)行比較來(lái)判斷芯片的各項(xiàng)功能是否正常[2]。但是這種ATE 測(cè)試機(jī)價(jià)格昂貴、不方便移動(dòng)，而且芯片測(cè)試過(guò)程中無(wú)法使用傳統(tǒng)的軟件調(diào)試手段[3-4]。所以，一套高效、低成本和配置可調(diào)的測(cè)試方法來(lái)檢測(cè)DSP 芯片成為了亟待解決的問(wèn)題。本文基于美國(guó)NI 公司設(shè)計(jì)的一種虛擬以及軟件（LabVIEW）作為上位機(jī)對(duì)DSP 芯片進(jìn)行總體的測(cè)試，使用CCStudio v3.3 軟件進(jìn)行數(shù)字處理芯片各項(xiàng)算法的測(cè)試。在保證測(cè)試結(jié)果準(zhǔn)確的前提下，很好地降低了芯片測(cè)試所需時(shí)間和成本[5-7]。

1 測(cè)試系統(tǒng)的總體結(jié)構(gòu)

待測(cè)DSP 芯片的指標(biāo)測(cè)試系統(tǒng)的總體結(jié)構(gòu)框圖如圖1所示，整個(gè)系統(tǒng)由被測(cè)芯片、上位機(jī)軟件、程控電源、電子負(fù)載、實(shí)際負(fù)載、六位半萬(wàn)用表、示波器、信號(hào)源、驅(qū)動(dòng)板、熱電偶、環(huán)境測(cè)試試驗(yàn)箱等組成。通過(guò)上位機(jī)對(duì)這些儀器設(shè)備進(jìn)行控制，儀器設(shè)備通過(guò)GPIB 總線或者RS485 與上位機(jī)進(jìn)行通信。

圖1 測(cè)試系統(tǒng)結(jié)構(gòu)圖Fig.1 Test system structure diagram

芯片指標(biāo)測(cè)試系統(tǒng)需要產(chǎn)生的直流電源電壓為28 V、5 V 和3.3 V，28 V 和3.3 V 電壓由程控電源提供，5 V 由28 V 經(jīng)驅(qū)動(dòng)板上的降壓模塊提供，5 V 是為驅(qū)動(dòng)板上的繼電器模塊提供參考電壓。這些硬件設(shè)施負(fù)責(zé)產(chǎn)生測(cè)試信號(hào)，采集待測(cè)芯片施加相應(yīng)激勵(lì)后的響應(yīng)信號(hào)，接收軟件測(cè)試平臺(tái)的測(cè)試向量，完成通信協(xié)議的分析和處理然后向上位機(jī)發(fā)送測(cè)試得到數(shù)據(jù)[8]。

2 DSP 芯片簡(jiǎn)介和各項(xiàng)指標(biāo)測(cè)試方法

2.1 芯片簡(jiǎn)介

本次測(cè)試的是一款兼容SMJ320C6701-SP 的DSP 芯片。該款兼容芯片工作電源電壓I/O 為3.3 V，內(nèi)核1.9 V；工作頻率160 MHz；溫度范圍-55 ℃～125 ℃；典型功耗小于1.5 W；片內(nèi)存儲(chǔ)器大于1 Mbit；峰值運(yùn)算能力1280 MIPS，960MFLOPS[9]。該款兼容DSP 芯片包含程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，片內(nèi)存儲(chǔ)一方面為DSP 內(nèi)核提供指令，也能提供CPU 的內(nèi)核與外部的接口功能，其程序存儲(chǔ)器的總?cè)萘繛?4 KB。該款兼容芯片的片內(nèi)還有許多的集成外設(shè)，例如四通道DMA 控制器、2 個(gè)32 位通用定時(shí)器等。

2.2 芯片指標(biāo)測(cè)試方法

該款SMJ320C6701-SP 的兼容芯片主要待測(cè)指標(biāo)有運(yùn)算能力測(cè)試、電流閉環(huán)性能測(cè)試、速度閉環(huán)性能測(cè)試、位置閉環(huán)性能測(cè)試和讀寫時(shí)序特性、器件溫升測(cè)試[10]。

2.2.1 FOC 浮點(diǎn)運(yùn)算性能驗(yàn)證

DSP 外接編碼器和兩路AD 轉(zhuǎn)換器，DSP 在不同工作主頻下運(yùn)行浮點(diǎn)FOC 算法，每次運(yùn)算前和完成后都將GPIO 進(jìn)行反相，利用示波器測(cè)量GPIO 輸出波形的寬度，算法中包含速度計(jì)算、park 變換、逆park 變換、PID 控制器、空間矢量發(fā)生器等模塊，結(jié)構(gòu)如圖2所示。測(cè)試方法為加載測(cè)試DSP 微處理器測(cè)試程序，連續(xù)運(yùn)行程序。利用示波器表筆監(jiān)測(cè)測(cè)試點(diǎn)上T1NP0_Z 信號(hào)的間隔周期。

圖2 電機(jī)控制FOC 算法框圖Fig.2 Motor control FOC algorithm block diagram

2.2.2 電流閉環(huán)性能測(cè)試、速度閉環(huán)性能測(cè)試、位置閉環(huán)性能測(cè)試

加載對(duì)應(yīng)項(xiàng)的測(cè)試程序，連續(xù)運(yùn)行程序，利用示波器表筆監(jiān)測(cè)TX2 測(cè)試點(diǎn)上信號(hào)的間隔周期。電流閉環(huán)頻率性能測(cè)試，監(jiān)測(cè)TX2 測(cè)試點(diǎn)上信號(hào)的間隔周期，并判斷測(cè)試點(diǎn)上T1NP0_Z 信號(hào)的間隔周期125 μs，留一定裕度，判斷電流環(huán)閉環(huán)控制頻率是否大于8 kHz；速度閉環(huán)頻率測(cè)試，利用示波器表筆監(jiān)測(cè)TX2 測(cè)試點(diǎn)上信號(hào)的間隔周期，判斷速度環(huán)閉環(huán)控制頻率是否大于2 kHz；位置閉環(huán)頻率性能測(cè)試，利用示波器表筆監(jiān)測(cè)TX2 測(cè)試點(diǎn)上信號(hào)的間隔周期，判斷測(cè)試點(diǎn)上T1NP0_Z 信號(hào)間隔周期2 ms，且預(yù)留一定裕度，判斷位置環(huán)閉環(huán)控制頻率是否大于500 Hz。部分試驗(yàn)測(cè)試程序如圖3所示。

圖3 位置閉環(huán)和速度閉環(huán)部分程序Fig.3 Position closed loop and velocity closed loop part of the program

2.2.3 DSP 讀寫時(shí)序特性測(cè)試

EMIF 接口測(cè)試，在相應(yīng)位寬模式下進(jìn)行讀寫，對(duì)讀寫時(shí)序參數(shù)進(jìn)行修改后，進(jìn)行數(shù)據(jù)讀寫測(cè)試；對(duì)外部存儲(chǔ)空間分別進(jìn)行多次隨機(jī)地址讀寫；然后進(jìn)行連續(xù)全地址掃描讀寫等操作。內(nèi)存存儲(chǔ)器測(cè)試是對(duì)內(nèi)部SRAM 空間進(jìn)行讀寫操作，通過(guò)多個(gè)隨機(jī)地址讀寫、連續(xù)地址讀寫等操作測(cè)試內(nèi)嵌存儲(chǔ)功能。DMA 測(cè)試在100 MHz 頻率點(diǎn)進(jìn)行測(cè)試。方法為DMA 主要功能就是進(jìn)行數(shù)據(jù)的搬移，配置DMA 相關(guān)寄存器，設(shè)置源地址、目的地址、數(shù)據(jù)傳輸方式等，在源地址先預(yù)寫數(shù)據(jù)，之后開啟DMA 操作，在DMA 操作完成之后，讀取目的地址的數(shù)據(jù)并與源地址數(shù)據(jù)比較，通過(guò)判斷數(shù)據(jù)是否一致，證明DMA 工作是否正常。

2.2.4 環(huán)境適應(yīng)性指標(biāo)測(cè)試

環(huán)境穩(wěn)定性包括熱循環(huán)和熱真空，主要測(cè)量芯片溫升，主要目的是為提高芯片在惡劣環(huán)境下運(yùn)行的可靠性。熱循環(huán)試驗(yàn)是在正常環(huán)境壓力，溫度為-30 ℃～65 ℃，溫變速率為3 ℃/min～5 ℃/min。熱真空試驗(yàn)是在真空環(huán)境下壓力優(yōu)于6.65×10-3Pa，試驗(yàn)溫度為-30 ℃～65 ℃；溫變速率不小于1 ℃/min，最低不應(yīng)低于0.5 ℃/min。一個(gè)完整的熱循環(huán)試驗(yàn)工況圖如圖4所示。

圖4 一個(gè)完整熱循環(huán)工況圖Fig.4 A complete thermal cycle diagram

3 測(cè)試系統(tǒng)軟件設(shè)計(jì)與硬件設(shè)計(jì)

3.1 軟件設(shè)計(jì)

LabVIEW 是一款基于圖像化的編程軟件，其程序的編寫類似于流程圖的構(gòu)建，具有很好的邏輯性。本文采用其進(jìn)行系統(tǒng)總體控制程序的編寫，利用實(shí)驗(yàn)室常見的儀器設(shè)備搭建了一個(gè)完備的測(cè)試系統(tǒng)。使用LabVIEW 編寫溫升測(cè)試主程序，控制面板如圖6所示。熱循環(huán)和熱真空芯片溫升的上位機(jī)設(shè)置有16 通路，其可以同時(shí)測(cè)量16 款芯片的溫升，可通過(guò)改變上位機(jī)程序增加測(cè)量通路。在基于LabVIEW的上位機(jī)中文本語(yǔ)言的優(yōu)勢(shì)，本文基于C 語(yǔ)言的程序設(shè)計(jì)規(guī)范開發(fā)了特定功能程序數(shù)據(jù)儲(chǔ)存模塊。將采到的數(shù)據(jù)以Excel 文件的形式存放在上位機(jī)設(shè)定的文件夾中，實(shí)現(xiàn)實(shí)時(shí)自動(dòng)記錄。對(duì)于DSP 芯片算法部分的測(cè)試代碼是基于CCStudio 編寫的，它是針對(duì)芯片測(cè)試開發(fā)的全面IDE，能夠很好的滿足各項(xiàng)復(fù)雜的需求。

圖5 芯片溫升主程序Fig.5 Chip temperature rise main program

圖6 芯片溫升上位機(jī)界面Fig.6 Chip temperature rise upper computer interface

3.2 硬件設(shè)計(jì)

該款兼容SMJ320C6701-SP 的DSP 芯片，是已經(jīng)集成在一張板卡上，本次試驗(yàn)是測(cè)多個(gè)不同的芯片，本文只把DSP 芯片測(cè)試拿出來(lái)做單獨(dú)的介紹，該款芯片與外圍芯片的連接電路結(jié)構(gòu)圖如圖7所示。待測(cè)芯片為DSP，其余的如FPGA、SRAM、兩塊H 橋驅(qū)動(dòng)芯片等為外圍芯片。該系列DSP 芯片的最小系統(tǒng)連接電路圖如圖8所示。在板卡設(shè)計(jì)之初便留有引出的引腳可供測(cè)試使用。

圖7 芯片外圍結(jié)構(gòu)圖Fig.7 Chip peripheral structure diagram

圖8 DSP 芯片最小系統(tǒng)連接框圖Fig.8 DSP chip minimum system connection block diagram

4 試驗(yàn)結(jié)果

通過(guò)對(duì)DSP 芯片的FOC 浮點(diǎn)運(yùn)算性能驗(yàn)證，得到其閉環(huán)頻率為947 Hz 對(duì)應(yīng)的周期為1.055 ms滿足指標(biāo)要求。電流閉環(huán)（頻率）性能驗(yàn)證，測(cè)試得到其閉環(huán)頻率為160 kHz 對(duì)應(yīng)時(shí)間周期為62.2 μs滿足該款芯片的指標(biāo)要求。速度閉環(huán)（頻率）性能驗(yàn)證，測(cè)試得到其閉環(huán)頻率為3.87 kHz 對(duì)應(yīng)時(shí)間周期為258 μs 滿足該款芯片的指標(biāo)要求。位置閉環(huán)（頻率）性能驗(yàn)證，測(cè)試得到其閉環(huán)頻率為974 Hz 對(duì)應(yīng)時(shí)間周期為1.055 ms 滿足該款芯片的指標(biāo)要求。

DSP 讀寫時(shí)序特性測(cè)試，測(cè)試得到該款器件的讀寫時(shí)序特性測(cè)試結(jié)果如表1所示，其DMA 測(cè)試圖如圖9所示，內(nèi)存測(cè)試圖如圖10所示，經(jīng)測(cè)試該款DSP 芯片的DMA 和內(nèi)存達(dá)到了理想指標(biāo)要求。熱循環(huán)的芯片溫升曲線如圖11所示，熱真空的芯片溫升如圖12所示。芯片溫升波形中的凸起或凹陷是芯片試驗(yàn)過(guò)程中上電和斷電的點(diǎn)，進(jìn)行了3 次低溫啟動(dòng)和3 次高溫啟動(dòng)，在開始的一個(gè)和倒數(shù)的兩個(gè)循環(huán)應(yīng)進(jìn)行低溫和高溫啟動(dòng)，同時(shí)進(jìn)行數(shù)據(jù)的采集和記錄。熱循環(huán)試驗(yàn)如圖13所示，熱真空試驗(yàn)如圖14所示，常態(tài)進(jìn)行各項(xiàng)指標(biāo)測(cè)試的試驗(yàn)圖如圖15所示。

表1 DSP 讀寫時(shí)序特性測(cè)試表Tab.1 Test table of DSP read and write timing sequence characteristics

圖9 DMA 測(cè)試圖Fig.9 DMA test pattern

圖10 內(nèi)存測(cè)試圖Fig.10 Memory test diagram

圖11 熱循環(huán)芯片溫升曲線Fig.11 Thermal cycle chip temperature rise curve

圖12 熱真空芯片溫升曲線Fig.12 Temperature rise curve of thermal vacuum chip

圖13 熱循環(huán)試驗(yàn)圖Fig.13 Thermal cycle test diagram

圖14 熱真空實(shí)驗(yàn)圖Fig.14 Diagram of a thermal vacuum experiment

5 結(jié)語(yǔ)

芯片性能指標(biāo)測(cè)試是保證芯片質(zhì)量的關(guān)鍵步驟，提高芯片測(cè)試的準(zhǔn)確性、大大地減少了測(cè)試過(guò)程中的成本消耗、減少芯片指標(biāo)測(cè)試所需時(shí)間是該套系統(tǒng)設(shè)計(jì)的主要目標(biāo)。本文根據(jù)實(shí)際項(xiàng)目需求，設(shè)計(jì)了一款兼容SMJ320C6701-SP 的DSP 芯片的測(cè)試系統(tǒng)。完成芯片硬件測(cè)試平臺(tái)的設(shè)計(jì)與制作，采用虛擬儀器開發(fā)平臺(tái)LabVIEW 完成了上位機(jī)搭建，使用CCStudio v3.3 進(jìn)行相關(guān)算法程序的編寫。經(jīng)實(shí)際應(yīng)用其測(cè)試精度達(dá)到芯片數(shù)據(jù)手冊(cè)的要求，滿足此次芯片測(cè)試的需求。此系統(tǒng)經(jīng)相應(yīng)的修改可以使用到類似芯片的指標(biāo)測(cè)試中。