一種具備良好電磁兼容性的晶振濾波電路設(shè)計*

張子春，劉婷婷，王 濱，趙勤學(xué)

(航空計算技術(shù)研究所，陜西 西安 710065)

0 引言

電子設(shè)備的電磁兼容性指的是設(shè)備自身能夠維持高效能工作并且在共同的電磁環(huán)境下不干擾其他設(shè)備正常工作的能力。相對于地面電子設(shè)備電磁環(huán)境而言，航空計算機所處的電磁環(huán)境更加惡劣。此外隨著我國航空工業(yè)的發(fā)展進步，航空計算機的功能愈發(fā)復(fù)雜，計算機系統(tǒng)數(shù)據(jù)處理的速率越來越高，相應(yīng)對計算機系統(tǒng)的電磁兼容性要求越來越嚴(yán)格。

計算機系統(tǒng)中幾乎所有的微處理器、CPLD/FPGA、以及DSP等數(shù)字集成芯片都采用晶振電路為系統(tǒng)提供時鐘脈沖。晶振電路被譽為計算機系統(tǒng)的“心臟”，其電磁兼容性能的優(yōu)劣直接影響計算機系統(tǒng)的工作速率和精度[1]。

計算機系統(tǒng)中的多個設(shè)備同時工作時會引起很高的電磁輻射，晶振電路作為系統(tǒng)時基，需要持續(xù)性輸出方波信號，通常是系統(tǒng)中最容易產(chǎn)生電磁輻射的部位。如果晶振電路設(shè)計不合理，其產(chǎn)生的電磁干擾將愈發(fā)嚴(yán)重，使系統(tǒng)處于紊亂工作甚至癱瘓狀態(tài)。針對現(xiàn)有的晶振電路缺乏規(guī)范化設(shè)計，尤其是在PCB板中的設(shè)計很少考慮到晶振的電磁兼容性，以致于在系統(tǒng)電磁兼容實驗中經(jīng)常出現(xiàn)晶振對應(yīng)頻點及其倍頻點電磁輻射超標(biāo)的問題，因此本文將以晶振濾波電路為例，研究晶振電路的最佳濾波方式，尋求具有完備電磁兼容性的晶振濾波電路設(shè)計，以此提高晶振電路的EMC性能。

1 晶振原理及濾波電路設(shè)計

石英晶片安置在一個支架上，通過電路產(chǎn)生電極，加以金屬外殼進行封裝，就形成了石英晶體諧振器，也叫晶振[2]。常見的晶振電路基本組成框圖如圖1所示，主要包括以下幾個部分：供電電路，濾波電路，振蕩電路和匹配電路[3]。由于計算機系統(tǒng)上電后晶振電路持續(xù)性工作為系統(tǒng)提供時鐘信號，晶振的電磁輻射問題很嚴(yán)重，為了降低晶振電路的電磁輻射，提高系統(tǒng)電磁兼容性，常用的方法有改善PCB板布局和布線、提高系統(tǒng)屏蔽性能、改變接地方法以及設(shè)計濾波電路等。

圖1 晶振電路基本組成框圖

電源系統(tǒng)在為晶振提供能源輸入的同時，也將電源系統(tǒng)的噪聲耦合到晶振電路上，所以在電源輸入端必須設(shè)計濾波電路，在源頭降低晶振的電磁輻射[4]。為了在晶振設(shè)計階段降低晶振電路引起的電磁輻射，要求晶振的濾波電路根據(jù)輸出時鐘信號的頻率進行特定設(shè)計，在PCB走線時，要求濾波電路盡量靠近供電電路，走線盡可能縮短等等，此外要求晶振電路有完整的參考平面[5]。

晶振的無源濾波電路主要通過電容、電阻和電感相組合的方法進行多種設(shè)計。為了研究濾波性能和電磁兼容性俱佳的晶振濾波電路，本文主要設(shè)計了三種濾波電路，如圖2所示：圖2(a)晶振供電端加三級電容濾波，濾波電容地與晶振地共地；圖2(b)晶振供電端三級電容加電感電阻混合濾波，濾波電容地與晶振地共地；圖3(c)晶振供電端三級電容加電感電阻混合濾波，濾波電容地與晶振地通過電感電阻并聯(lián)接地。晶振電路濾波電路設(shè)計不好，在相同結(jié)構(gòu)件屏蔽性能下，有可能導(dǎo)致晶振電磁輻射發(fā)射超標(biāo)。

圖2 晶振三種濾波電路

2 實驗結(jié)果及分析

2.1 濾波電路的濾波效果分析

輸入濾波電路用來降低電源傳輸路徑上的噪聲電平，進而降低電源線上的電磁輻射。對于晶振電路而言，設(shè)計完備的濾波電路可以從源頭降低電磁輻射。三組電路采用同種型號晶振產(chǎn)生頻率為100 MHz的信號，在PCB中采用8層板設(shè)計，TU752為介質(zhì)材料，鋪以1盎司銅層，均采用完整的電源和地平板作參考層。通過提取整板參數(shù)、定義端口網(wǎng)絡(luò)、計算S參數(shù)模型，進行三種濾波電路濾波效果對比。

采用仿真工具，對晶振電路PCB板進行無源特性S參數(shù)提取，再通過三種濾波電路對電源系統(tǒng)進行濾波處理，最后添加晶振器件驅(qū)動模型進行電路信號仿真，到達(dá)晶振供電pin腳處的電源信號如圖3所示。通過對比發(fā)現(xiàn)濾波電路1濾波后的電源信號維持在1.8V附近且電源抖動較小，濾波電路2效果次之，濾波電路3效果最差。濾波電路1通過對晶振的電源輸入進行濾波，有效降低了輸入電源的噪聲和抖動，從晶振輸入端降低了電磁輻射。晶振輸出端pin腳處的信號對比如圖4所示。通過晶振輸出信號的上升沿及保持時間對比發(fā)現(xiàn)，濾波電路1對應(yīng)晶振輸出信號的上升時間最短，保持時間最長，上升時間短有利于信號判別，保持時間長更有利于數(shù)據(jù)信號的采集處理，所以濾波電路1的濾波性能更好，濾波電路2次之，濾波電路3最差。

圖3 晶振輸入端信號

圖4 晶振輸出端信號

2.2 晶振電路EMC分析

為了直觀反映不同濾波電路對于晶振電磁輻射的影響程度，將上一節(jié)中晶振電路的信號仿真結(jié)果調(diào)用進行PCB板電磁輻射仿真，根據(jù)國軍標(biāo)要求設(shè)置1MHz～2.2 GHz仿真頻段，在PCB板表面3 mm處空間區(qū)域進行場級仿真，得出不同濾波電路對應(yīng)的晶振磁場強度，仿真結(jié)果如圖5所示。

采用電磁仿真工具，將得到的晶振電路信號參數(shù)調(diào)用并且進行磁場分析計算，仿真了從1 MHz～2.2 GHz頻點對應(yīng)的磁場輻射結(jié)果，包含了時鐘信號的基頻以及11倍頻頻點，選取基頻100 MHz處的磁場輻射結(jié)果進行對比。為直觀表示晶振電路的磁場強度，分別就晶振的電源pin、使能pin、地pin以及輸出pin處的磁場大小在表1中進行顯示。對比分析結(jié)果可以得到，采用濾波電路1濾波后晶振電源pin、使能pin、地pin以及輸出pin處磁場輻射均最小，濾波電路2效果次之，濾波電路3效果最差。所以濾波電路1的電磁兼容性更好，濾波電路2次之，濾波電路3最差。

表1 晶振pin處磁場強度

3 結(jié)論

計算機系統(tǒng)產(chǎn)生電磁干擾的三個要素為：電磁干擾源，干擾傳播路徑和易干擾設(shè)備。晶振屬于產(chǎn)生電磁干擾的元器件，極易對系統(tǒng)其他設(shè)備產(chǎn)生電磁干擾，影響整個系統(tǒng)的性能。對晶振的濾波電路進行規(guī)范設(shè)計可以有效降低晶振電路輻射超標(biāo)的風(fēng)險，使系統(tǒng)滿足國軍標(biāo)規(guī)定的電磁輻射要求。本文中晶振采用供電端加三級濾波電容，濾波電容地與晶振地共地的濾波電路可以有效降低電源系統(tǒng)噪聲耦合到晶振電路的可能性，從而提升晶振信號的精度，降低晶振電路的磁場輻射強度，最終提高航空計算機系統(tǒng)的可靠性。