基于實(shí)時(shí)頻譜分析的便攜式射頻通信干擾器設(shè)計(jì)

翟建龍，郭全全，婁貴鑫，李鵬月

(1.中國(guó)人民武裝警察部隊(duì)研究院，北京 100012；2.天津锘華儀器科技有限公司，天津 300309)

0 引言

隨著通信技術(shù)的快速發(fā)展，未來戰(zhàn)爭(zhēng)已經(jīng)演變成一種電子對(duì)抗的戰(zhàn)爭(zhēng)。在電子對(duì)抗中，為了防止電子干擾，跳頻通信技術(shù)憑借其優(yōu)秀的抗干擾、低截獲率、抗衰落等優(yōu)點(diǎn)，被廣泛的應(yīng)用[1-8]。如何快速簡(jiǎn)便識(shí)別并干擾高速跳頻信號(hào)成為了電子對(duì)抗的關(guān)鍵點(diǎn)。

電子干擾按照干擾生成的方式分為有源電子干擾以及無源電子干擾[9]：有源電子干擾是通過發(fā)射或傳遞某種特定形式的電磁波，擾亂或者破壞使敵方的電子設(shè)備以及電子系統(tǒng)。干擾信號(hào)的功率、載頻和干擾樣式是根據(jù)被干擾的電子設(shè)備的類型、技術(shù)體制、工作頻率等進(jìn)行選擇的。無源電子干擾是用一些本身不能發(fā)射電磁波的器材，例如反射器、箔條或電波吸收體等，將敵方電子設(shè)備發(fā)射的電磁波反射或吸收掉，削弱或破壞其效能[10]。在通信干擾中，有源電子干擾因其主動(dòng)性和靈活性被廣泛應(yīng)用。

目前通信干擾器產(chǎn)品大部分采有源電子干擾技術(shù)，并被廣泛應(yīng)用于電子對(duì)抗領(lǐng)域[11-12]，干擾器通過識(shí)別敵方無線通信的頻點(diǎn)，來對(duì)其施加干擾電磁波使敵方通信系統(tǒng)癱瘓或短暫的失效，從而實(shí)現(xiàn)電子干擾的目的[13]。傳統(tǒng)的干擾器大都采用獨(dú)立的儀器設(shè)備通過系統(tǒng)集成來實(shí)現(xiàn)，具有系統(tǒng)復(fù)雜、體積大、功耗高等缺點(diǎn)，無法實(shí)現(xiàn)快速布設(shè)，不具備機(jī)動(dòng)性和靈活性，無法適應(yīng)當(dāng)今局部小范圍沖突和反恐、防暴的需要[14]。基于以上現(xiàn)狀和需求，有必要設(shè)計(jì)一種模塊化、小型化的便攜式射頻通信干擾器，以滿足各種軍用與警用情境下的快速對(duì)抗需要。

文中提出了一種基于實(shí)時(shí)頻譜分析和實(shí)時(shí)信號(hào)合成的模塊化、小型化、便攜式的射頻通信干擾器的設(shè)計(jì)方法，并成功研制出干擾器樣機(jī)，已被應(yīng)用在某部隊(duì)的通信訓(xùn)練中。

1 系統(tǒng)結(jié)構(gòu)及原理

文中所設(shè)計(jì)的射頻通信干擾器是基于現(xiàn)場(chǎng)可編程門陣列中間層板卡(FMC，F(xiàn)PGA mezzanine card)接口擴(kuò)展的虛擬儀器(FXI，F(xiàn)MC extended instrument)規(guī)范進(jìn)行設(shè)計(jì)的。FXI是一種模塊化儀器設(shè)計(jì)規(guī)范，該規(guī)范在FMC信號(hào)定義的基礎(chǔ)上，針對(duì)虛擬儀器領(lǐng)域的應(yīng)用定義了FXI模塊的結(jié)構(gòu)尺寸和FXI接口的專有信號(hào)組。由于借鑒了FMC的模塊化思想，該種設(shè)計(jì)提高了虛擬儀器模塊的功能密度，從而時(shí)基于FXI規(guī)范設(shè)計(jì)出的射頻通信干擾器具備便攜性、模塊化和輕量化的特點(diǎn)。文中射頻通信干擾器主機(jī)結(jié)構(gòu)為加固筆記本形式，單屏設(shè)備總重量不超過6公斤。另外在實(shí)際使用中，可針對(duì)短波通信、超短波通信和微波通信擴(kuò)展不同的模塊，來實(shí)現(xiàn)對(duì)短波、超短波和微波通信的干擾。

文中射頻通信干擾器主要由主機(jī)、天線和功率放大器組成，如圖1所示。其中主機(jī)為一臺(tái)三屏加固筆記本，由偵測(cè)和干擾兩部分組成，偵測(cè)和干擾組件分別位于設(shè)備的兩側(cè)。偵測(cè)部分的外圍組件為多個(gè)接收天線，用于在短波、超短波和微波頻段進(jìn)行循環(huán)監(jiān)測(cè)，發(fā)現(xiàn)頻段內(nèi)的頻率使用情況。發(fā)送部分的外圍組件由功放及發(fā)射天線組成，由主機(jī)產(chǎn)生的干擾信號(hào)經(jīng)過功率放大器進(jìn)行放大，然后通過發(fā)射天線發(fā)送出去，對(duì)跟蹤到的信號(hào)進(jìn)行干擾。

圖1 射頻通信干擾器組成

射頻通信干擾器實(shí)物布設(shè)圖如圖2所示。

圖2 射頻通信干擾器布設(shè)圖

2 設(shè)計(jì)方案

射頻通信干擾器內(nèi)部同時(shí)集成頻譜儀和射頻信號(hào)發(fā)生器，頻譜儀和射頻信號(hào)發(fā)生器通過FXI信號(hào)組緊密耦合，可實(shí)現(xiàn)對(duì)跳頻信號(hào)的快速跟蹤，從而實(shí)現(xiàn)對(duì)快速跳頻信號(hào)的無縫跟蹤干擾。

通常跳頻信號(hào)的干擾有瞄準(zhǔn)式、阻塞式和跟蹤式等不同形式[16-21]。瞄準(zhǔn)式干擾也叫單頻干擾，是指干擾信號(hào)的中心頻率與被干擾信號(hào)的頻率重合，或干擾信號(hào)和被干擾信號(hào)頻譜寬度基本一致。瞄準(zhǔn)式干擾的頻譜較窄，干擾功率相對(duì)比較集中，所有能量全部用來壓制敵方的某一通訊信號(hào)，功率利用率高，干擾效果好[22]。但是此種干擾方式要求干擾信號(hào)與被干擾信號(hào)有較高的頻率重合度，從而對(duì)干擾器的性能提出了較高要求，而且要有引導(dǎo)干擾頻率的偵察部分。瞄準(zhǔn)式干擾通常用來壓制對(duì)方重要的指揮性通信。阻塞式干擾是一種寬頻帶干擾，它可以對(duì)某一頻段內(nèi)的全部信號(hào)進(jìn)行干擾。其較寬的干擾信號(hào)頻譜，通常能覆蓋被干擾無線設(shè)備的整個(gè)工作頻段，同時(shí)對(duì)該頻段內(nèi)的所有通信信號(hào)進(jìn)行壓制，因此，也叫多頻干擾。這種干擾無需頻率重合，也無需引導(dǎo)干擾的偵察設(shè)備，相對(duì)比較簡(jiǎn)單[23]。通常用于壓制地方戰(zhàn)術(shù)分隊(duì)的無線電通信。跟蹤式干擾通常是先對(duì)截獲的信號(hào)進(jìn)行分選、分析，確定要干擾的對(duì)象，引導(dǎo)干擾器發(fā)射出瞄準(zhǔn)式干擾。此干擾方式對(duì)跳頻通信產(chǎn)生的威脅很大，這就需要通信方能以盡可能高的速率進(jìn)行跳頻，以減少干擾方在每跳上的干擾時(shí)間百分比[24]。

文中所設(shè)計(jì)的射頻通信干擾器可實(shí)現(xiàn)瞄準(zhǔn)式、阻塞式和跟蹤式三種干擾方式，其中瞄準(zhǔn)式干擾和阻塞式干擾不需要頻譜儀模塊跟蹤被干擾信號(hào)，而跟蹤式干擾需要頻譜儀模塊來跟蹤被干擾信號(hào)。針對(duì)瞄準(zhǔn)式干擾，信號(hào)發(fā)生器模塊在設(shè)定的頻率點(diǎn)上產(chǎn)生指定模式的干擾信號(hào)；針對(duì)阻塞式干擾，信號(hào)發(fā)生器模塊在兩個(gè)頻率點(diǎn)之間的頻帶內(nèi)施加寬頻帶干擾信號(hào)。在跟蹤干擾過程中，頻譜儀需要實(shí)時(shí)跟蹤被干擾信號(hào)的頻頻信號(hào)，并引導(dǎo)信號(hào)發(fā)生器在所跟蹤的頻率點(diǎn)上施加干擾信號(hào)。

2.1 系統(tǒng)框圖

射頻通信干擾器主機(jī)內(nèi)部由載板和子板構(gòu)成，系統(tǒng)框圖如圖3所示。載板上設(shè)計(jì)有大規(guī)模現(xiàn)場(chǎng)可編程門陣列(FPGA,field programmable gate array)、高速模數(shù)轉(zhuǎn)換器(ADC，analog to digital converter)和高速數(shù)模轉(zhuǎn)換器(DAC,digital to analog converter)。大規(guī)模FPGA用以通過快速傅里葉變換(FFT,fast fouriertransform)算法來跟蹤射頻信號(hào)，并通過反向快速傅里葉逆變換(IFFT，inverse fast fouriertransform)算法來合成各種模式的射頻干擾信號(hào)，ADC用以采集頻譜儀子板傳送過來的模擬基帶信號(hào)，DAC用以合成各種模式的基帶干擾信號(hào)。頻譜儀子板用以實(shí)現(xiàn)射頻信號(hào)下變頻，將射頻信號(hào)變換到DC～40 MHz的基帶信號(hào)，并將基帶信號(hào)送至載板上的高速ADC。射頻信號(hào)發(fā)生器子板用以實(shí)現(xiàn)射頻信號(hào)上變頻，將DAC輸出的DC～40 MHz的基帶干擾信號(hào)變換到指定頻點(diǎn)上。

圖3 干擾器硬件功能框圖

2.2 FXI信號(hào)組

在文中射頻通信干擾器的設(shè)計(jì)中，用到的FXI信號(hào)組定義如表1～表3所示。

表1 高帶寬模擬量輸入接口

表2 高帶寬模擬量輸出接口

表3 SPI接口信號(hào)

參考表1～3，載板上的ADC對(duì)FXI連接器上的兩路高帶寬模擬量輸入信號(hào)采樣，將采樣數(shù)據(jù)送至FPGA，通過FPGA的算法邏輯對(duì)ADC的兩路模擬量采樣數(shù)據(jù)作時(shí)域或頻域分析。載板上的DAC合成兩路高帶寬模擬量信號(hào)并送至FXI連接器，由射頻信號(hào)發(fā)生器子板進(jìn)行上變頻，將基帶信號(hào)加載到射頻載波上。FXI連接器上的串口外設(shè)接口(SPI，serial peripheral interface)信號(hào)組用以配置頻譜儀子板和信號(hào)發(fā)生器子板中的自動(dòng)增益控制(AGC，automatic gain control)和可變?cè)鲆婵刂?VGC,variablegain control)的工作參數(shù)。

3 系統(tǒng)硬件設(shè)計(jì)

3.1 系統(tǒng)硬件功能框圖

射頻通信干擾器硬件設(shè)計(jì)功能如圖4所示。

3.2 載板設(shè)計(jì)

3.2.1 設(shè)計(jì)說明

圖4中，射頻通信干擾器載板采用基于X86系列處理器的計(jì)算機(jī)模塊標(biāo)準(zhǔn)(COM-E，computer-on-module express)設(shè)計(jì)，在載板上集成2片大容量FPGA芯片、4片高速ADC和4片高速DAC。COM-E模塊通過PCIe總線來控制FPGA、訪問FPGA內(nèi)部資源。FPGA通過低壓差分信號(hào)(LVDS，low voltage differential signaling)接口連接ADC和DAC芯片，并通過串行外設(shè)接口(SPI，serial peripheral interface)總線來配置ADC和DAC。

載板上設(shè)計(jì)有3個(gè)低引腳數(shù)(LPC，low pin count)的FMC連接器和一個(gè)高引腳數(shù)(HPC，high pin count)的FMC連接器，每個(gè)FMC連接器可通過堆疊設(shè)計(jì)，連接兩個(gè)FXI板卡。在設(shè)計(jì)中，每個(gè)FMC連接器上連接一個(gè)頻譜儀模塊和一個(gè)信號(hào)發(fā)生器模塊，從而實(shí)現(xiàn)對(duì)40 MHz帶寬的射頻信號(hào)的干擾，4個(gè)模塊總共實(shí)現(xiàn)對(duì)160 MHz射頻信號(hào)的實(shí)時(shí)干擾。

3.2.2 COM_E模塊

COM-E是一種集成度高并且結(jié)構(gòu)緊湊的模塊計(jì)算機(jī)，可以像集成電路組件一樣用于設(shè)計(jì)和應(yīng)用。每個(gè)COM-E模塊都集成了核心CPU和內(nèi)部存儲(chǔ)功能、通用輸入輸出(I/O，input/output)、USB、音頻、圖形以及以太網(wǎng)等。COM-E采用基于夾層的方法，所有I/O信號(hào)都映射到模塊底部的兩個(gè)高密度、薄型連接器[25]。COM_E標(biāo)準(zhǔn)基于最新的總線技術(shù)，可以將傳統(tǒng)通信接口與現(xiàn)在流行的LVDS接口平滑連接，可適用于當(dāng)前大部分高性能處理器，同時(shí)它也提供了傳統(tǒng)總線技術(shù)到當(dāng)今最新總線技術(shù)的過渡和兼容。

文中設(shè)計(jì)選用的COM_E模塊為施耐基科技的SNJ-C567型模塊，該模塊可提供1個(gè)千兆以太網(wǎng)接口、5個(gè)USB3.0、8個(gè)USB2.0接口、2個(gè)TTL串口、4路PCIe、2個(gè)SATA 接口，可滿足硬件設(shè)計(jì)需求，并且其尺寸僅為84 mm*62 mm，節(jié)省了整體空間。

3.2.3 FPGA選型

在文章所述設(shè)計(jì)中，選用賽靈思公司(XILINX)的K7系列高性能FPGA，型號(hào)為XC7K325T。此系列 FPGA集成了豐富的可編程資源，功能強(qiáng)大、并能夠靈活組合配置的，用于實(shí)現(xiàn)輸入輸出接口、通用數(shù)字邏輯、存儲(chǔ)器、數(shù)字信號(hào)處理、時(shí)鐘管理等多種功能，并且提供了強(qiáng)大的布線資源與專用時(shí)鐘，適用于復(fù)雜、高速的數(shù)字邏輯電路的設(shè)計(jì)實(shí)現(xiàn)，在通訊、信息處理、工業(yè)控制、數(shù)據(jù)中心、儀表測(cè)量、醫(yī)療儀器、人工智能、自動(dòng)駕駛等領(lǐng)域可廣泛應(yīng)用[26]。XC7K325T產(chǎn)品包含可用于實(shí)現(xiàn)常規(guī)數(shù)字邏輯和分布式運(yùn)行內(nèi)存(RAM，random access memory)的可配置邏輯模塊(CLB，configurable logic block)。設(shè)備中內(nèi)部CPU與FPGA的數(shù)據(jù)通信采用FPGA內(nèi)嵌的“PCI Express Endpoint”模塊，支持PCI Express 1/2/4/8Lane，符合PCI Expressv1.1/2.0標(biāo)準(zhǔn)，每個(gè)Lane的傳輸速率是2.5 Gbps。FPGA與ADC和DAC等器件之間I/O接口的標(biāo)準(zhǔn)有LVDS與低壓互補(bǔ)金屬氧化物半導(dǎo)體電平標(biāo)準(zhǔn)(LVCMOS，low voltage complementary metal oxide semiconductor)。外部晶振產(chǎn)生200 MHz系統(tǒng)時(shí)鐘信號(hào)并被引入到FPGA的專用引腳。此外，還包含Block RAM、數(shù)字信號(hào)處理器(DSP，digital signal processor)、混合模式時(shí)鐘管理器(MMCM，mixed-mode clock manager)、千兆收發(fā)器(GTX，gigabit transceiver)等可編程模塊，可以方便地實(shí)現(xiàn)各類特定應(yīng)用。

3.2.4 模數(shù)轉(zhuǎn)換器ADC

在文章所述設(shè)計(jì)中，選用亞德諾半導(dǎo)體公司(ADI，analog devices)的AD9643作為模數(shù)轉(zhuǎn)換器，AD9643是一款雙通道、14位模數(shù)轉(zhuǎn)換器(ADC)，其最高采樣速率可達(dá)250 MSPS的，具有尺寸小、功耗低、帶寬寬、多功能通信應(yīng)用的特點(diǎn)。這款A(yù)DC采用多級(jí)、差分流水線架構(gòu)，內(nèi)部集成了輸出糾錯(cuò)邏輯。AD9643均具有寬帶寬輸入，支持額定范圍內(nèi)可選的不同輸入范圍。其集成的占空比穩(wěn)定器可用來補(bǔ)償ADC時(shí)鐘占空比的波動(dòng)，使得轉(zhuǎn)換器始終保持優(yōu)秀的性能。ADC輸出數(shù)據(jù)直接路由至兩個(gè)外部14位LVDS輸出端口，格式化為交錯(cuò)式或通道復(fù)用式。芯片專用差分輸入可在高達(dá)400 MHz的輸入頻率下保持優(yōu)良的信噪比性能。其芯片內(nèi)部設(shè)置與控制編程利用三線式SPI兼容型串行接口與FPGA連接來完成，且可通過SYNC引腳輸入允許多個(gè)設(shè)備同步。AD9643采用64引腳LFCSP封裝，額定溫度范圍為-40～+85 ℃工業(yè)溫度。

3.2.5 數(shù)模轉(zhuǎn)換器 DAC

在文章所述設(shè)計(jì)中，選用亞德諾半導(dǎo)體公司的AD9746作為數(shù)模轉(zhuǎn)換器，AD9746是一款具有10/12/14/16位分辨率的高動(dòng)態(tài)范圍的雙口DAC，采樣率高達(dá)250 MHz。其可直接轉(zhuǎn)換傳輸應(yīng)用的特定功能，包括增益和偏移補(bǔ)償，可以與模擬正交調(diào)制器(MAX2829)無縫連接。與AD9643類似，其串行的外部接口SPI端口可控制芯片內(nèi)部設(shè)置與邏輯。此芯片還具有低噪聲和互調(diào)失真(IMD，inter modulation distortion)專用開關(guān)輸出，增強(qiáng)動(dòng)態(tài)性能和可編程電流輸出和雙輔助DAC的特點(diǎn)可以實(shí)現(xiàn)高質(zhì)量的寬帶信號(hào)合成。

3.3 頻譜儀和射頻信號(hào)發(fā)生器接口模塊設(shè)計(jì)

3.3.1 頻譜儀接口模塊設(shè)計(jì)

頻譜儀接口模塊功能如圖5所示，射頻輸入信號(hào)先通過低噪聲放大器(LNA，low noise amplifier)放大，然后進(jìn)行自動(dòng)增益控制(AGC，automatic gain control)，穩(wěn)定信號(hào)強(qiáng)度。調(diào)理后的信號(hào)經(jīng)過下變頻網(wǎng)絡(luò)，同互為正交的本振信號(hào)相乘后，進(jìn)入低通濾波器(LPF，low pass filter)，濾除高頻分量，產(chǎn)生基帶的I分量和Q分量，送至載板上的高速ADC，由ADC采樣后，送至FPGA中的FFT模塊，進(jìn)行信號(hào)的頻譜分析。

圖5中的本振信號(hào)源由FPGA控制，頻率在100 kHz～6 GHz內(nèi)連續(xù)可調(diào)。

圖5 頻譜儀接口模塊功能框圖

3.3.2 射頻信號(hào)發(fā)生器接口模塊設(shè)計(jì)

射頻信號(hào)發(fā)生器接口模塊功能如圖6所示，DAC輸出的兩路互為正交的基帶信號(hào)I和Q經(jīng)過LPFl濾波后同相位相差90°的本振信號(hào)相乘，再經(jīng)由加法器上變頻至設(shè)定的頻點(diǎn)。上變頻后的射頻信號(hào)經(jīng)由可調(diào)增益放大器調(diào)理后送至功率放大器輸出至發(fā)射天線。

圖6 射頻信號(hào)發(fā)生器接口模塊功能框圖

3.3.3 芯片選型

文中所述設(shè)計(jì)中采用的MAX2829是一款單芯片射頻收發(fā)器芯片，專為正交頻分多路復(fù)用技術(shù)(OFDM，orthogonal frequency division multiplexing)802.11無線局域網(wǎng)(WLAN，wireless local area network)應(yīng)用設(shè)計(jì)。MAX2829用于雙頻802.11a/g應(yīng)用，覆蓋2.4～2.5 GHz以及4.9～5.875 GHz全波段范圍。該芯片包括了實(shí)現(xiàn)無線射頻(RF，radio frequency)收發(fā)功能所需要的全部電路，提供完全集成的接收通道、發(fā)送通道、壓控振蕩(VCO，voltage controlled oscillation)、頻率合成器以及基帶/控制接口。文中干擾器RF前端方案整體電路除MAX2829還加入了功率放大器(PA，power amplifier)、RF 開關(guān)、RF帶通濾波器(BPF，bandpass filter)、RF非平衡變壓器(balun)以及少量的無源器件，最終實(shí)現(xiàn)射頻信號(hào)的收發(fā)。

此芯片在接收器/發(fā)送器內(nèi)集成了濾波器,無需外部聲表波(SAW，surface acoustic wave)SAW濾波器?；鶐V波器和Rx/Tx信號(hào)通道經(jīng)過優(yōu)化，可滿足802.11a/g IEEE標(biāo)準(zhǔn)，覆蓋全范圍的數(shù)據(jù)速率要求(OFDM的6 Mbps、9 Mbps、12 Mbps、18 Mbps、24 Mbps、36 Mbps、48 Mbps和54 Mbps；補(bǔ)碼鍵控(CCK，complementary code keying)/直接序列擴(kuò)頻(DSSS，direct sequence spread spectrum)的1 Mbps、2 Mbps、5.5 Mbps和11 Mbps)，靈敏度比802.11 a/g標(biāo)準(zhǔn)提高10 dB。MAX2829收發(fā)器采用小尺寸、56引腳、具有裸露焊盤的薄型QFN封裝。

3.4 算法設(shè)計(jì)

3.4.1 功能邏輯框圖

干擾器控制及算法如圖7所示，信號(hào)的頻譜分析和干擾信號(hào)的合成均在FPGA中采用硬件邏輯實(shí)現(xiàn)，從而確保信號(hào)跟蹤和干擾信號(hào)合成的實(shí)時(shí)性。頻譜分析采用512點(diǎn)4基的FFT算法實(shí)現(xiàn)，信號(hào)合成采用512點(diǎn)4基的IFFT算法實(shí)現(xiàn)。頻譜分析模塊輸出至控制邏輯，由控制邏輯根據(jù)頻譜分析的結(jié)果來控制信號(hào)發(fā)生模塊合成干擾信號(hào)。控制邏輯由軟件通過主機(jī)接口控制，來設(shè)定干擾信號(hào)的模式。

圖7 干擾器控制及算法框圖

3.4.2 算法實(shí)現(xiàn)

512點(diǎn)的離散傅里葉變換表示為下式：

(1)

將上式中的求和項(xiàng)以8為間隔，分為8組，每組64點(diǎn)，重新組合后，上式等價(jià)為：

(2)

又變換為：

(3)

參見式(3)，在做512點(diǎn)傅里葉變換前，先將其轉(zhuǎn)換為8組64點(diǎn)的傅里葉變換，其邏輯實(shí)現(xiàn)如圖8所示。

圖8 512點(diǎn)FFT功能框圖

FFT512和IFFT512可在256個(gè)時(shí)鐘周期內(nèi)完成512個(gè)諧波的分析和512個(gè)諧波的合成。圖9為FFT512算法仿真結(jié)果，di與dr模擬的是ADC采集的時(shí)域輸入基帶信號(hào)，doi與dor模擬的是經(jīng)過如圖6所示算法變換后輸出的頻域信號(hào)。由圖7信息可知，在采用256 M時(shí)鐘采樣時(shí)每一次采樣與信號(hào)識(shí)別時(shí)間在2.5 μs以內(nèi)，干擾信號(hào)的注入與合成時(shí)間也在2.5 μs以內(nèi)，因此整體可在5 μs以內(nèi)完成射頻信號(hào)的跟蹤和干擾信號(hào)的合成，從而實(shí)現(xiàn)最大10萬(wàn)次/秒的跳頻信號(hào)的跟蹤和干擾。

圖9 FFT512算法仿真結(jié)果

4 系統(tǒng)軟件設(shè)計(jì)

文中設(shè)計(jì)的射頻通信干擾器的軟件采用Visual C++語(yǔ)言開發(fā)，由于干擾器的算法和控制邏輯均在FPGA中通過硬件邏輯實(shí)現(xiàn)，所以干擾器的軟件設(shè)計(jì)主要為人機(jī)交互界面，一方面用于干擾器工作過程中的工作參數(shù)設(shè)置，另一方面用于射頻信號(hào)的監(jiān)測(cè)和顯示。

4.1 軟件設(shè)計(jì)流程

在設(shè)計(jì)實(shí)現(xiàn)上，射頻通信干擾器軟件由上位機(jī)軟件、驅(qū)動(dòng)軟件兩部分組成，其設(shè)計(jì)實(shí)現(xiàn)基本思路如圖10所示。上位機(jī)軟件由頻譜跟蹤軟件、瀑布圖軟件、干擾器控制軟件三部分構(gòu)成，主要實(shí)現(xiàn)干擾器跟蹤數(shù)據(jù)的曲線顯示、干擾器跟蹤頻點(diǎn)抑制后的情況顯示、頻段內(nèi)頻點(diǎn)信號(hào)強(qiáng)度的顯示，以及通過界面對(duì)干擾器設(shè)備的啟停、干擾類型、干擾種類的控制。驅(qū)動(dòng)層軟件主要完成與干擾器硬件的交互，完成干擾器命令和數(shù)據(jù)的轉(zhuǎn)發(fā)傳遞。

圖10 干擾器軟件設(shè)計(jì)實(shí)現(xiàn)

4.2 系統(tǒng)設(shè)置界面

射頻通信干擾器系統(tǒng)設(shè)置界面如圖11所示，系統(tǒng)配置界面由以下幾個(gè)功能區(qū)域組成，可對(duì)干擾器設(shè)備的啟停、干擾模式、干擾方式等的控制。

4.1.1 系統(tǒng)控制按鍵

用于打開/關(guān)閉頻譜儀、功率放大器，波形起止、系統(tǒng)屏幕顯示。

4.1.2 參數(shù)設(shè)置區(qū)域

1)頻率設(shè)置：

(1)起始和終止頻率：可手動(dòng)改變起始和終止頻率；

(2)中心頻率和帶寬：可手動(dòng)改變中心頻率和帶寬；

(3)分屏頻率：可以手動(dòng)改變分屏的頻率值。

2)閾值設(shè)置區(qū)域：

(1)信號(hào)電平閾值：可更改信號(hào)電平閾值；

(2)頻率跳變閾值：可更改頻率跳變閾值。

3)靈敏度設(shè)置區(qū)域：

點(diǎn)擊“高”、“中”、“低”根據(jù)需要進(jìn)行靈敏度設(shè)置。

4)采樣模式設(shè)置區(qū)域:

(1)點(diǎn)擊“最大值”，可出現(xiàn)干擾器工作期間的各段頻率對(duì)應(yīng)幅值的最大值；

(2)點(diǎn)擊“最小值”，可出現(xiàn)干擾器工作期間的各段頻率對(duì)應(yīng)幅值的最小值；

(3)點(diǎn)擊“平均值”，可出現(xiàn)干擾器工作期間的各段頻率對(duì)應(yīng)幅值的平均值。

5)干擾模式設(shè)置區(qū)域:

干擾模式調(diào)節(jié)點(diǎn)擊“單音干擾”、“多音干擾”、“白噪聲干擾”。

6)干擾方式:

(1)手動(dòng)干擾：選擇“手動(dòng)”，輸入目標(biāo)干擾頻率即可；

(2)自動(dòng)干擾：雙擊屏幕目標(biāo)干擾頻率即可。

4.3 信號(hào)監(jiān)測(cè)界面

圖12為射頻通信干擾器信號(hào)監(jiān)測(cè)界面，信號(hào)監(jiān)測(cè)界面由上到下分為控制按鈕和數(shù)值信息顯示區(qū)域、頻譜瀑布圖顯示區(qū)域、頻譜曲線顯示區(qū)域三部分，用戶可直觀地通過數(shù)值、顏色、曲線等不同形式觀察頻譜信號(hào)的情況，可以實(shí)現(xiàn)干擾器跟蹤數(shù)據(jù)的曲線顯示、干擾器跟蹤頻點(diǎn)抑制后的情況顯示、頻段內(nèi)頻點(diǎn)信號(hào)強(qiáng)度的顯示等。

圖12 射頻信號(hào)跟蹤/干擾界面

信號(hào)監(jiān)測(cè)界面主要包含以下控制按鍵：

1)頻標(biāo)X1按鈕：打開頻標(biāo)X1會(huì)顯示一條垂直虛線，在圖表右上角會(huì)顯示頻標(biāo)X1的位置信息，與X2配合可以測(cè)量一段波形的頻率大小，數(shù)值顯示在右上角。

2)頻標(biāo)X2按鈕：打開頻標(biāo)X2會(huì)顯示一條垂直虛線，在圖表右上角會(huì)顯示頻標(biāo)X2的位置信息，與X1配合可以測(cè)量一段波形的頻率大小，數(shù)值顯示在右上角。

3)頻標(biāo)Y1按鈕：打開頻標(biāo)Y1會(huì)顯示一條水平虛線，在圖表右上角會(huì)顯示頻標(biāo)Y1的位置信息，與Y2配合可以測(cè)量一段波形的信號(hào)強(qiáng)度大小，數(shù)值顯示在右上角。

4)頻標(biāo)Y2按鈕：打開頻標(biāo)Y2會(huì)顯示一條水平虛線，在圖表右上角會(huì)顯示頻標(biāo)Y2的位置信息，與Y1配合可以測(cè)量一段波形的信號(hào)強(qiáng)度大小，數(shù)值顯示在右上角。

5 實(shí)驗(yàn)結(jié)果與分析

在室溫環(huán)境下，通過使用雙通道寬帶功率計(jì)、頻率計(jì)數(shù)器、衰減器、頻譜分析儀等測(cè)試設(shè)備對(duì)射頻通信干擾器輸出的短波信號(hào)各項(xiàng)參數(shù)指標(biāo)進(jìn)行實(shí)際測(cè)量，以驗(yàn)證設(shè)備性能。

測(cè)量結(jié)果如表4～8所示。

表4 頻率準(zhǔn)確度

表5 輸出功率

表6 輸出功率穩(wěn)定度@5分鐘

表7 輸出頻率穩(wěn)定度@5分鐘

表8 干擾信號(hào)諧波

測(cè)試數(shù)據(jù)表明，文中所設(shè)計(jì)的射頻通信干擾器的各項(xiàng)技術(shù)指標(biāo)可滿足實(shí)際使用要求。

6 結(jié)束語(yǔ)

本文所設(shè)計(jì)的射頻通信干擾器主要用于電子對(duì)抗中對(duì)短波、超短波和射頻微波信號(hào)的干擾。該干擾器采用FXI規(guī)范，實(shí)現(xiàn)了模塊化、小型化和輕量化的設(shè)計(jì)，且符合單兵便攜式使用要求。經(jīng)過測(cè)試，所設(shè)計(jì)的射頻通信干擾器的各項(xiàng)指標(biāo)滿使用足要求，并已應(yīng)用于某部隊(duì)通信訓(xùn)練中，并可進(jìn)一步推廣至電子對(duì)抗、無人機(jī)干擾等技術(shù)領(lǐng)域。