用于反熔絲配置芯片的編程和讀出電路設(shè)計(jì)

曹正州，李光明

（無錫中微億芯有限公司，江蘇無錫 214072）

1 引言

靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）型現(xiàn)場可編程門陣列（FPGA）［1］在人工智能、數(shù)據(jù)處理、衛(wèi)星通信、航天、航空等領(lǐng)域發(fā)揮著重要的作用，但SRAM 型FPGA 掉電后信息不能夠存儲(chǔ)，需要外圍配置非易失性存儲(chǔ)器（NVM）來存儲(chǔ)碼流信息，該類配置存儲(chǔ)器電路稱為FPGA 配置芯片［2］。采用金屬－金屬（MTM）反熔絲（AF）［3］存儲(chǔ)單元設(shè)計(jì)的配置芯片通過對兩層金屬之間的可擊穿介質(zhì)進(jìn)行編程來存儲(chǔ)數(shù)據(jù)，具有天然的抗輻射特性，可靠性高，同時(shí)又具有較高的集成度。但MTM 反熔絲也有它的缺點(diǎn)：一是在編程時(shí)電流較大、編程時(shí)間較長，導(dǎo)致編程效率較低；二是阻值受每批次流片工藝和編程電壓的影響較大，需要讀出電路對讀取阻值的容寬較大。

針對MTM 反熔絲的缺點(diǎn)，本文設(shè)計(jì)了一款用于反熔絲配置芯片的編程和讀出電路，在編程電路上采用雙模式的高壓電路，同時(shí)高壓電路采用主電荷泵和從電荷泵分散布局的結(jié)構(gòu)，從電荷泵緊隨每個(gè)MTM反熔絲存儲(chǔ)陣列布局，并且獨(dú)自反饋電壓信號(hào)以對輸出電壓進(jìn)行精準(zhǔn)調(diào)整。編程電路可以支持兩種編程模式：當(dāng)對反熔絲按位數(shù)據(jù)進(jìn)行編程時(shí)，編程高壓完全由電路內(nèi)部的電荷泵提供；當(dāng)對反熔絲按字節(jié)數(shù)據(jù)進(jìn)行編程時(shí)，通過電荷泵的直傳技術(shù)，外部引腳提供的高壓幾乎無損地傳輸給MTM 反熔絲，從而提高了編程效率。在讀出電路上采用可編程的讀上拉電流電路，可以根據(jù)MTM 反熔絲每批次阻值的波動(dòng)情況，對讀上拉電流進(jìn)行調(diào)整，保證讀出時(shí)間的一致性，提高了讀出電路的可靠性。

2 配置芯片的編程和讀出電路設(shè)計(jì)

配置芯片的編程和讀出電路是基于0.18 μm 1P6M MTM 反熔絲工藝進(jìn)行設(shè)計(jì)的，為FPGA 提供碼流配置時(shí)，電源電壓為3.0～3.6 V，最高工作頻率為50 MHz。FPGA 配置芯片整體架構(gòu)如圖1 所示，其由高壓編程電路、讀出電路、字線（WL）電路、位線（BL）電路和MTM 反熔絲存儲(chǔ)陣列組成，其中灰色部分為本文設(shè)計(jì)的編程電路和讀出電路。

圖1 FPGA 配置芯片整體架構(gòu)

FPGA 配置芯片的抗輻射設(shè)計(jì)主要是抗總劑量（TID）效應(yīng)加固設(shè)計(jì)和抗單粒子效應(yīng)（SEE）加固設(shè)計(jì)。TID 效應(yīng)加固設(shè)計(jì)的主要方法是在版圖上采用封閉型柵的畫法，使電路的抗TID 指標(biāo)達(dá)到100 krad(Si)。在SEE加固設(shè)計(jì)上，一方面通過在版圖上增加保護(hù)環(huán)的方法使抗單粒子閂鎖（SEL）的指標(biāo)達(dá)到75 MeV·cm2·mg-1；另一方面因?yàn)镸TM 反熔絲存儲(chǔ)單元本身對單粒子翻轉(zhuǎn)（SEU）免疫，所以抗SEU 設(shè)計(jì)主要是對電路的寄存器進(jìn)行加固，采用三模冗余的方式進(jìn)行抗SEU 加固，使電路的抗SEU 指標(biāo)達(dá)到37 MeV·cm2·mg-1。

2.1 MTM 反熔絲存儲(chǔ)單元的結(jié)構(gòu)和特性

MTM 反熔絲存儲(chǔ)單元的結(jié)構(gòu)如圖2 所示，在金屬層M4 和金屬層M3 之間存在一層可擊穿的電介質(zhì)，類似于三明治結(jié)構(gòu)。當(dāng)在M4 和M3 之間施加一定的高壓時(shí)，可將中間的電介質(zhì)永久性熔斷，熔斷后的MTM 反熔絲處于低阻值狀態(tài)，而未熔斷的反熔絲處于高阻狀態(tài)。

圖2 MTM 反熔絲存儲(chǔ)單元結(jié)構(gòu)

MTM 反熔絲的編程電壓為8.8 V，編程電流為8 mA/bit，編程時(shí)間為5 ms，編程態(tài)電阻為130～170 Ω，未編程態(tài)電阻大于100 MΩ。

2.2 編程電路設(shè)計(jì)

本文設(shè)計(jì)的用于MTM 反熔絲的雙模式高壓編程電路由主電荷泵電路、從電荷泵電路、分壓反饋選擇網(wǎng)絡(luò)電路和比較器電路4 部分組成，可以為MTM 反熔絲編程提供精準(zhǔn)的電壓，同時(shí)提供按位數(shù)據(jù)進(jìn)行編程或者按字節(jié)數(shù)據(jù)進(jìn)行編程2 種模式。

主電荷泵電路由4 個(gè)四相位的電荷泵組成，每個(gè)電荷泵的驅(qū)動(dòng)能力為2mA@8.8 V，共提供8mA@8.8 V的驅(qū)動(dòng)能力，滿足MTM 反熔絲按位數(shù)據(jù)進(jìn)行編程時(shí)的需求。主電荷泵內(nèi)部結(jié)構(gòu)如圖3 所示，由4 級(jí)組成。為了提高驅(qū)動(dòng)能力，電路均采用NMOS 管實(shí)現(xiàn)，如N0、N4、N8、N9、N16、N17 組成第1 級(jí)，在第1 級(jí)中N8、N9、N16、N17 組成電壓倍增器［4］，電壓倍增器的目的是提高電荷傳輸管的柵端電壓，從而提高電荷的傳輸效率。引腳UTR 的輸入為0 時(shí)，電荷泵工作在普通模式下，為電路按位編程提供所需要的電流；UTR 的輸入為1 時(shí)，電荷泵工作在直傳模式下，為電路按字節(jié)編程提供所需要的電流，此時(shí)存儲(chǔ)電荷的N0、N1、N2、N3 不再需要自舉電壓，時(shí)鐘設(shè)置為1。每個(gè)主電荷泵中的CLK0［2］=CLK0［0］，CLK0［3］=CLK0［1］，由多路復(fù)用器（MUX）I2 和I3 實(shí)現(xiàn)，此時(shí)每個(gè)主電荷泵中的四級(jí)電荷泵的電壓倍增器工作狀態(tài)相同，N4、N5、N6、N7的柵端電壓都相同，為外部高壓疊加上時(shí)鐘信號(hào)的高電平電壓，如外部高壓為8.8 V，時(shí)鐘信號(hào)的高電平電壓為3.3 V，那么N4、N5、N6、N7 的柵端電壓都為12.1 V，從而實(shí)現(xiàn)了外部高壓的直接傳輸。引腳HV_M將主電荷泵電路的輸出電壓傳輸給從電荷泵，從電荷泵電路如圖4 所示。每個(gè)主電荷泵的工作時(shí)序如圖5所示，每級(jí)之間的時(shí)鐘信號(hào)1 采用non-overlap 設(shè)計(jì)，降低了電荷的損失［5］。每個(gè)主電荷泵之間的工作時(shí)鐘相位相差90°，這樣可以在每個(gè)360°時(shí)鐘周期內(nèi)都有驅(qū)動(dòng)輸出，主電荷泵之間的時(shí)鐘相位如圖6 所示。

圖3 主電荷泵電路

圖4 從電荷泵電路

圖5 主電荷泵中四相位時(shí)鐘

圖6 主電荷泵之間的時(shí)鐘相位

在從電荷泵電路中，給每個(gè)16 kbit 的MTM 反熔絲存儲(chǔ)陣列分配一從電荷泵，分壓反饋信號(hào)用于控制整個(gè)電荷泵的輸出電壓。每個(gè)從電荷泵的工作時(shí)間與相應(yīng)的16 kbit MTM 反熔絲陣列同步。這一點(diǎn)同傳統(tǒng)的電荷泵布局不一樣，采用這種布局的好處是所有的16 kbit MTM 反熔絲陣列都能夠得到精確的編程電壓，解決了傳統(tǒng)布局最近點(diǎn)和最遠(yuǎn)點(diǎn)的反熔絲陣列編程電壓相差較大的問題，提高了反熔絲編程后電阻值的一致性。

2.3 讀出電路設(shè)計(jì)

本文設(shè)計(jì)的用于MTM 反熔絲的可編程讀出電路如圖7 所示，由可編程讀控制電路、讀脈沖產(chǎn)生電路、讀放大電路和讀出寄存器組成，可通過編程產(chǎn)生不同的讀上拉電流和相應(yīng)脈寬的讀出脈沖。讀出電路通過電流源上拉MTM 反熔絲存儲(chǔ)單元上極板的電壓，讀取反熔絲存儲(chǔ)陣列中的數(shù)據(jù)。未編程的MTM 反熔絲阻值在100 MΩ 以上，呈高阻值狀態(tài)；編程后的MTM反熔絲阻值在150 Ω 左右，呈低阻值狀態(tài)［6］。圖中DFF為數(shù)據(jù)觸發(fā)器。

可編程讀控制電路也是通過MTM 反熔絲來實(shí)現(xiàn)的，通過高壓開關(guān)K0、K1、K2、K3 選擇對應(yīng)路徑的反熔絲進(jìn)行編程，讀脈沖產(chǎn)生電路中的4 選1 MUX 在編程后會(huì)選擇相應(yīng)脈寬的讀出脈沖。編程后反熔絲的值同時(shí)進(jìn)入讀放大電路的與邏輯中，打開對應(yīng)的電流源通路。

讀脈沖產(chǎn)生電路中由反相器和電容組成延時(shí)單元，通過4 選1 MUX 選擇進(jìn)入電路的延時(shí)單元級(jí)數(shù)，再經(jīng)由與非門形成讀出電路的讀脈沖。延時(shí)單元的級(jí)數(shù)越高，產(chǎn)生的讀出脈沖脈寬越寬。

讀放大電路的設(shè)計(jì)通過與門邏輯選擇讀上拉電流網(wǎng)絡(luò)中的電流源，有10 μA、12 μA、14 μA、16 μA、18 μA 5 種組合。數(shù)據(jù)讀出發(fā)生在讀出脈沖的上升沿。如讀取到的反熔絲存儲(chǔ)單元為未編程的高阻抗?fàn)顟B(tài)，則A 點(diǎn)將被拉高至高電平，讀出數(shù)據(jù)1；如讀取到的反熔絲存儲(chǔ)單元為編程的低阻抗?fàn)顟B(tài)，則A 點(diǎn)保持低電平狀態(tài)，讀出數(shù)據(jù)0。讀出的數(shù)據(jù)寄存到后面的讀出寄存器中，在讀出脈沖的下降沿，通過放電管MN0 將A點(diǎn)的電平重新拉到低電平。讀出寄存器采用三態(tài)冗余技術(shù)，提升了整體的抗輻射性能［7］。

3 仿真結(jié)果及分析

仿真模型對各工藝角下驅(qū)動(dòng)能力的要求在按位編程模式下為8 mA，輸出電壓誤差為±0.2 V；在按字節(jié)編程模式下為64 mA，輸出電壓損失小于0.2 V。電荷泵輸出仿真結(jié)果如圖8、9 所示。

圖7 用于MTM 反熔絲的可編程讀出電路

圖8 按位編程模式下電荷泵輸出波形

圖9 按字節(jié)編程模式下電荷泵輸出波形

對反熔絲存儲(chǔ)單元進(jìn)行Verilog-A 建模［8］，通過實(shí)時(shí)比較反熔絲兩端電壓差和擊穿閾值來改變反熔絲的狀態(tài)，讀出電路讀仿真波形如圖10 所示。

圖10 讀仿真波形

本文提出的MTM 反熔絲高壓編程電路和讀出電路應(yīng)用在512 kbit 容量的配置存儲(chǔ)器芯片中，流片后實(shí)際電路一次編程通過率為98%，按字節(jié)編程和按位編程的芯片編程時(shí)間分別為12 min 和90 min。

4 結(jié)論

本文設(shè)計(jì)了一款適用于反熔絲配置芯片的高壓編程和讀出電路，該電路已應(yīng)用在512 kbit 容量的配置存儲(chǔ)器芯片中，并已通過流片驗(yàn)證和測試評(píng)價(jià)。與傳統(tǒng)的反熔絲高壓編程和讀出電路相比，由于編程電壓精度的提高和讀出電路可靠性的增加，本文設(shè)計(jì)的電路編程效率大幅提高，采用按字節(jié)編程方式只需要12 min 即可完成一片電路的編程。反熔絲PROM 存儲(chǔ)單元［J］.微電子學(xué)與計(jì)算機(jī),2016,33(12):89-92.