一種可同時(shí)兼容四/五線制LVDT傳感器調(diào)理電路設(shè)計(jì)

王 浩，牛 偉，楊恒輝

(1.西北工業(yè)大學(xué)民航學(xué)院，陜西西安 710072；2.中國(guó)航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所，陜西西安 710065)

0 引言

線性可調(diào)差動(dòng)變壓器(linear variable differential transformer，LVDT )是一種用來測(cè)量位移的電感傳感器，與其他位移傳感器相比，具有無接觸測(cè)量、無限分辨率、堅(jiān)固耐用、零位可重復(fù)性、精度高、可靠性高、靈敏度高等優(yōu)點(diǎn)，在航空領(lǐng)域有著廣泛的應(yīng)用[1]。LVDT傳感器結(jié)構(gòu)上包括1個(gè)初級(jí)線圈、2個(gè)次級(jí)線圈和鐵磁芯體，線圈軸向放置并且纏繞到圓柱形腔體上，鐵磁芯體無接觸裝在圓柱腔體內(nèi)并且用來衡量被測(cè)物體的位移。鐵磁芯體為初級(jí)線圈和次級(jí)線圈磁通量提供了一個(gè)低磁阻路徑，鐵磁芯體位置變化會(huì)引起磁阻的變化，進(jìn)而影響次級(jí)線圈輸出電壓的變化[2]。

按照引出線數(shù)量，LVDT傳感器可分成2種類型：四線制和五線制，四線制LVDT傳感器中2個(gè)次級(jí)線圈反向串聯(lián)到一起，而五線制LVDT傳感器將2個(gè)次級(jí)線圈連接的公共端引出。LVDT傳感器輸出信號(hào)為交流信號(hào)，處理器或FPGA不能對(duì)其直接處理，需要電路將其調(diào)理成直流電壓信號(hào)。交流信號(hào)調(diào)理成直流信號(hào)常用的方法是使用二極管對(duì)交流信號(hào)進(jìn)行半波整流或全波整流處理，再經(jīng)過低通濾波將其調(diào)理成直流電壓信號(hào)[3]。由于二極管的正向?qū)妷簳?huì)帶來較大誤差，不能應(yīng)用于位移的精密測(cè)量情況。為避免二極管帶來的誤差，國(guó)內(nèi)外學(xué)者提出了很多基于模擬開關(guān)實(shí)現(xiàn)同步解調(diào)功能的電路[4-6]。王龍等提出了一種通過乘法器及濾波電路實(shí)現(xiàn)LVDT傳感器調(diào)理的方法[7]，但以上電路只能適配四線制LVDT傳感器或五線制LVDT傳感器中的一種，不能同時(shí)解調(diào)所有類型的LVDT傳感器。本文提出了一種基于某集成LVDT調(diào)理芯片的可兼容四/五線制輸出LVDT傳感器信號(hào)調(diào)理電路，并且經(jīng)過實(shí)際的工程驗(yàn)證。

1 調(diào)理電路說明

1.1 LVDT傳感器工作原理

圖1為兼容四/五線制LVDT傳感器的調(diào)理電路原理框圖，LVDT傳感器包括1個(gè)初級(jí)線圈LP和2個(gè)次級(jí)線圈LS1和LS2，其中交流激勵(lì)Vex=A·sin(ωt)施加到初級(jí)線圈LP上，當(dāng)鐵磁芯體向上移動(dòng)L時(shí)，則次級(jí)線圈LS1和LS2產(chǎn)生的感應(yīng)電動(dòng)勢(shì)VA和VB分別表示為：

VA=K·A·sin(ωt-φs)·(Lzero-L)

(1)

VB=K·A·sin(ωt-φs)·(Lzero+L)

(2)

式中：K為L(zhǎng)VDT傳感器初級(jí)線圈與次級(jí)感應(yīng)系數(shù)；φs為L(zhǎng)VDT傳感器初級(jí)激勵(lì)與次級(jí)感應(yīng)的相位差；Lzero為L(zhǎng)VDT傳感器鐵磁芯體的參考零位；L為鐵磁芯體相對(duì)于參考零位的位移。

對(duì)于四線制LVDT傳感器，LVDT傳感器次級(jí)輸出電壓VO可表示為

VO=VB-VA=2K·A·sin(ωt-φs)·L

(3)

LVDT傳感器是基于電磁感應(yīng)原理工作的，初級(jí)激勵(lì)信號(hào)和次級(jí)反饋信號(hào)相位差較小，即φs趨近于0[8]，則四線制LVDT傳感器輸出電壓VO和激勵(lì)電壓Vex的比值可表示為

VO/Vex=2K·L

(4)

對(duì)于五線制LVDT傳感器，LVDT傳感器次級(jí)線圈LS1和LS2產(chǎn)生的VA和VB可分別引出，則：

Vo1=VB-VA=2K·A·sin(ωt-φs)·L

(5)

Vo2=VB+VA=2K·A·sin(ωt-φs)·Lzero

(6)

Vo1/Vo2=L/Lzero

(7)

由式(4)可知，當(dāng)K是常量時(shí)，四線制LVDT傳感器鐵磁芯體的位移L與次級(jí)輸出電壓VO和激勵(lì)電壓的比值成正比。

由式(7)可知，五線制LVDT傳感器鐵磁芯體的位移L與(VA-VB)/(VA+VB)的比值成正比。

圖1 調(diào)理電路原理框圖

1.2 某集成LVDT調(diào)理芯片工作原理

某集成LVDT調(diào)理芯片是完整的四線制LVDT傳感器調(diào)理模塊，可為L(zhǎng)VDT傳感器提供交流激勵(lì)，并對(duì)LVDT次級(jí)反饋信號(hào)的位置信息進(jìn)行解調(diào)[9]，將其轉(zhuǎn)換成直流電壓信號(hào)。其內(nèi)部原理框圖如圖2所示，包括2個(gè)同步解調(diào)的通道，其中LVDT傳感器初級(jí)激勵(lì)信號(hào)同時(shí)與通道B內(nèi)V/I轉(zhuǎn)換電路和通道A的電壓比較器相連，LVDT傳感器次級(jí)反饋信號(hào)接到通道A內(nèi)V/I轉(zhuǎn)換電路，經(jīng)過同步解調(diào)以及低通濾波后可得到LVDT傳感器的位移信息。

圖2 某集成LVDT調(diào)理芯片內(nèi)部結(jié)構(gòu)框圖

1.3 兼容四/五線制LVDT傳感器調(diào)理電路設(shè)計(jì)

一般來說，四線制、五線制LVDT傳感器信號(hào)需適配不同的調(diào)理電路才能產(chǎn)生代表真實(shí)位置信息的電壓值，圖1為提出的可兼容四/五線制的LVDT傳感器的信號(hào)調(diào)理電路原理框圖，主要包括防護(hù)濾波電路、五線制接口調(diào)理電路、四線制與五線制接口切換電路、某集成LVDT調(diào)理芯片及外圍電路、初級(jí)激勵(lì)故障檢測(cè)電路、接口驅(qū)動(dòng)芯片、A/D轉(zhuǎn)換電路組成。將某集成LVDT調(diào)理芯片及外圍電路輸出的標(biāo)準(zhǔn)正弦電壓激勵(lì)施加到LVDT傳感器初級(jí)線圈上，LVDT次級(jí)線圈會(huì)感應(yīng)出正弦激勵(lì)信號(hào)。四線制LVDT次級(jí)反饋共有2根線，分別為POSA和POSB，而五線制LVDT傳感器較四線制多了1個(gè)公共端COM。由于某集成LVDT調(diào)理芯片不能直接調(diào)理五線制LVDT傳感器信號(hào)，需要將五線制LVDT傳感器信號(hào)轉(zhuǎn)變成四線制LVDT信號(hào)，即將POSA、POSB和COM經(jīng)過五線制接口調(diào)理電路后轉(zhuǎn)變?yōu)镻OSA-POSB和POSA+POSB信號(hào)。當(dāng)外接LVDT傳感器為四線制時(shí)，四/五線制切換控制電路將某集成LVDT調(diào)理芯片內(nèi)部同步解調(diào)通道B正端與EXC+相連、通道B負(fù)端與EXC-相連，解調(diào)通道A正端與POSA相連，通道A負(fù)端與POSB相連，此時(shí)某集成LVDT調(diào)理芯片輸出電壓與反饋信號(hào)和激勵(lì)信號(hào)的幅值比成正比。當(dāng)外接LVDT傳感器為五線制時(shí)，四/五線制切換控制電路將某集成LVDT調(diào)理芯片通道B正端與POSA+POSB相連、通道B負(fù)端與GND相連，解調(diào)通道A正端與POSA-POSB相連，通道A負(fù)端與GND相連，此時(shí)某集成LVDT調(diào)理芯片輸出電壓與POSA-POSB和POSA+POSB的幅值比成正比。

1.3.1 五線制接口調(diào)理電路設(shè)計(jì)

如圖3所示，五線制接口調(diào)理電路主要由3個(gè)兩輸入減法電路和1個(gè)加法電路組成，將3線型LVDT傳感器反饋信號(hào)POSA與COM做減法運(yùn)算，COM與POSB做減法運(yùn)算，將結(jié)果再經(jīng)過減法運(yùn)算電路處理可得到五線制中的A-B信號(hào)，將POSA與POSB接入到加法運(yùn)算電路兩輸入端，輸出可得到五線制中的A+B信號(hào)。

圖3 五線制接口調(diào)理電路結(jié)構(gòu)框圖

1.3.2 四/五線制接口切換電路設(shè)計(jì)

如圖4所示，四/五線制接口切換電路由4個(gè)單刀雙擲模擬開關(guān)構(gòu)成，CPU通過控制4/5WIRE輸出高/低電平實(shí)現(xiàn)四線制接口與五線制接口切換功能。當(dāng)外接LVDT傳感器為五線制時(shí)，控制信號(hào)4/5WIRE信號(hào)為低電平，其中模擬開關(guān)S1～S4均上端與輸出端短接，即LVDT_B-與GND相連、LVDT_B+與POSA+POSB相連，LVDT_A+與POSA-POSB相連，LVDT_A-與GND相連。當(dāng)外接LVDT傳感器為四線制時(shí)，控制信號(hào)4/5WIRE信號(hào)為低電平，其中模擬開關(guān)S1～S4均下端與輸出端短接，即LVDT_B-與EXC-相連、LVDT_B+與EXC+相連，LVDT_A+與POSA相連，LVDT_A-與POSB相連。

圖4 四/五線制接口切換電路原理圖

1.3.3 某集成LVDT調(diào)理芯片及外圍電路設(shè)計(jì)

某集成LVDT調(diào)理芯片是一種完整的單芯片LVDT 信號(hào)處理子系統(tǒng)，根據(jù)其芯片手冊(cè)可知，通過外圍阻容可設(shè)置激勵(lì)信號(hào)的幅值、頻率、零位偏移補(bǔ)償、系統(tǒng)帶寬和信號(hào)綜合濾波等，在設(shè)置這些參數(shù)后，某集成LVDT調(diào)理芯片即可實(shí)現(xiàn)將LVDT位移信號(hào)轉(zhuǎn)換成直流電壓信號(hào)。某集成LVDT調(diào)理芯片及外圍電路設(shè)計(jì)如圖5所示。

圖5 某集成LVDT調(diào)理芯片電路原理圖

某集成LVDT調(diào)理芯片調(diào)理電路的輸入信號(hào)LVDT_A+、LVDT_A-，LVDT_B+和LVDT_B-為四/五線制接口切換電路輸出信號(hào)，LVDT_EXC+和LVDT_EXC-為某集成LVDT調(diào)理芯片產(chǎn)生的交流激勵(lì)信號(hào)，其幅值由R3、R4決定，頻率由C1、C2設(shè)定。R3、R4為5 kΩ，C1、C2為5 nF，則激勵(lì)信號(hào)有效值為4.2 V，頻率為3.5 kHz；電容C3～C8決定了LVDT傳感器位置測(cè)量系統(tǒng)的帶寬，C3～C8為470 nF，對(duì)應(yīng)測(cè)量系統(tǒng)的帶寬為1.062 kHz；某集成LVDT調(diào)理芯片輸出信號(hào)LVDT_OUT幅值由電阻R7決定，公式為L(zhǎng)VDT_OUT=λ·500 μA·R7，R7為9 kΩ時(shí)，LVDT_OUT=4.5 V·λ，當(dāng)LVDT比率λ為1時(shí)，某集成LVDT調(diào)理芯片輸出電壓為4.5 V；當(dāng)LVDT比率λ為-1時(shí)，某集成LVDT調(diào)理芯片輸出電壓為-4.5 V。某集成LVDT調(diào)理芯片輸出電壓經(jīng)由A/D轉(zhuǎn)換電路采集后送給CPU，實(shí)現(xiàn)了四/五線制LVDT傳感器位置解析。

1.3.4 初級(jí)激勵(lì)故障檢測(cè)電路

初級(jí)激勵(lì)故障檢測(cè)電路主要實(shí)現(xiàn)了LVDT傳感器初級(jí)開路故障檢測(cè)功能，其結(jié)構(gòu)框圖如圖6所示，當(dāng)初級(jí)未出現(xiàn)開路故障時(shí)，采樣電阻R0有交流電流通過，即R0兩端存在交流壓降，差分放大比例電路對(duì)R0兩端電壓進(jìn)行放大，再經(jīng)整流電路進(jìn)行半波整流，最終經(jīng)過低通濾波電路后變成直流電壓，接到電壓比較器的同向輸入端，此時(shí)同向輸入端電壓大于反向輸入端，電壓比較器輸出高電平。當(dāng)初級(jí)出現(xiàn)開路故障時(shí)，采用電阻R0兩端不存在壓降，此時(shí)電壓比較器正輸入端小于負(fù)輸入端，電壓比較器輸出低電平。

圖6 初級(jí)激勵(lì)故障檢測(cè)電路結(jié)構(gòu)框圖

2 電路測(cè)試

2.1 電路驗(yàn)證系統(tǒng)設(shè)計(jì)

為充分驗(yàn)證本研究提出的可兼容四/五線制的LVDT信號(hào)調(diào)理電路的功能和性能，制作了工程樣機(jī)進(jìn)行驗(yàn)證。所選AD芯片分辨率為16位，最大轉(zhuǎn)換時(shí)間為3.1 μs，采樣率可達(dá)到250 kSPS，電壓采集范圍為-5～5 V，而某集成LVDT調(diào)理芯片輸出電壓范圍為-4.5～4.5 V，滿足要求。

LVDT傳感器信號(hào)采用LVDT仿真卡PCI-4104模擬，PCI-4104支持16位分辨率、8通道(支持四線制/五線制)輸出仿真功能，允許的激勵(lì)源范圍40 Hz～10 kHz，有效值范圍為2～7 V，輸出和激勵(lì)之間相位差不超過1°，輸出信號(hào)穩(wěn)態(tài)精度在全量程范圍內(nèi)不超過0.1%。上位機(jī)通過設(shè)計(jì)不同的比率λ來模擬LVDT傳感器的不同位移[10]，當(dāng)比率為0時(shí)，表示LVDT傳感器位移為0；當(dāng)比率為-1時(shí)，表示LVDT傳感器位移達(dá)到負(fù)向最大值；當(dāng)比率為1時(shí)，表示LVDT傳感器位移達(dá)到正向最大值。

2.2 四線制LVDT傳感器調(diào)理驗(yàn)證

將圖1中的四/五線制切換信號(hào)設(shè)置為高電平，電路處于四線制LVDT傳感器調(diào)理模式，同時(shí)上位機(jī)將PCI-4104設(shè)置為四線制LVDT傳感器模擬仿真模式。工程樣機(jī)采集調(diào)理電路輸出電壓LVDT_OUT與上位機(jī)設(shè)置比率λ關(guān)系如圖7所示，輸出結(jié)果的誤差如圖8所示。

圖7 四線制LVDT調(diào)理結(jié)果

圖8 四線制LVDT輸出誤差

2.3 五線制LVDT傳感器調(diào)理驗(yàn)證

將圖1中的四/五線制切換信號(hào)設(shè)置為低電平，電路處于五線制LVDT傳感器調(diào)理模式，同時(shí)上位機(jī)將PCI-4104設(shè)置為五線制LVDT傳感器模擬仿真模式。工程樣機(jī)采集調(diào)理電路輸出電壓LVDT_OUT與上位機(jī)設(shè)置比率λ關(guān)系如圖9所示，輸出結(jié)果的誤差如圖10所示。

圖9 五線制LVDT調(diào)理結(jié)果

圖10 五線制LVDT輸出誤差

2.4 電路測(cè)試結(jié)果

由以上驗(yàn)證結(jié)果可知，設(shè)計(jì)的可兼容四/五線制的LVDT信號(hào)調(diào)理電路最大誤差為-0.3%，可實(shí)現(xiàn)將四/五線制LVDT傳感器的位移信號(hào)轉(zhuǎn)換成直流電壓信號(hào)，線性度好，并且輸出電壓可通過電阻R7調(diào)整，其余參數(shù)均不需更改。

3 結(jié)束語

文中提出了一種基于某集成LVDT調(diào)理芯片的可兼容四/五線制的LVDT信號(hào)調(diào)理電路，電路主要包括五線制接口調(diào)理電路、四/五線制接口切換電路、某集成LVDT調(diào)理芯片及外圍電路和初級(jí)激勵(lì)故障檢測(cè)電路。該電路配置簡(jiǎn)單、可靠，并且已通過試驗(yàn)驗(yàn)證，試驗(yàn)結(jié)果表明全量程內(nèi)最大誤差為-0.3%，線性度較高。此外，該電路輸出電壓通過調(diào)整電阻配置，適應(yīng)性較廣。