相位細分高分辨率激光回波模擬方法研究

馬澤同，王勁松，陳雅鑫，張麗芳，張奇

（長春理工大學(xué) 光電工程學(xué)院，長春 130022）

激光回波模擬器是針對脈沖式激光測距儀在室內(nèi)環(huán)境無需立靶條件下進行性能檢測的一種設(shè)備，延時模塊的最小分辨率決定了其回波模擬器的測量精度［1］。隨著脈沖式激光測距儀產(chǎn)品在測量范圍和精度等方面的不斷優(yōu)化，對回波模擬器的精度和測程要求更為嚴(yán)格。在對范圍較大的測距儀進行檢測時，需提供長距離且精準(zhǔn)的距離目標(biāo)，對環(huán)境要求較為嚴(yán)格。回波模擬器可以測試激光測距儀的整個測量范圍，不受環(huán)境校準(zhǔn)的影響?？稍谑覂?nèi)提供閉環(huán)可調(diào)光信號激勵，可測量測距儀的測程、分辨率和精度等參數(shù)。

回波模擬器可分為電子延遲和光纖回波模擬，由于電子延遲回波模擬方法具體可操控、模擬光程連續(xù)、分辨率高等優(yōu)點而應(yīng)用普遍。?，F(xiàn)染等人［2］采用數(shù)模結(jié)合方式實現(xiàn)高精度延時；2015年徐翔宇等人［3］采用主控芯片STC89C52、DS1023和AD9501的可編程延時芯片級聯(lián)的方式進行50～3 000 m距離模擬，但長距離模擬多芯片級聯(lián)電路較為復(fù)雜，影響因素較多，誤差較大；2017年楊成禹、完文韜等人［4］在火控系統(tǒng)性能檢測時采用粗延時和游標(biāo)細分方式實現(xiàn)高精度模擬，但沒有對延遲實驗數(shù)據(jù)深入分析和處理；2020年遲晨等人［5］提出了數(shù)字計數(shù)和模擬延時相結(jié)合的總體方案，采用抖動補償技術(shù)實現(xiàn)抖動消除，模擬電路延時精度的提高。本文采用粗延時計數(shù)器計數(shù)和細延時相位細分調(diào)整相結(jié)合的方式，進行大范圍、高分辨率且實時可調(diào)的回波模擬。

1 激光回波模擬組成及原理

回波模擬器是通過延遲時間代替測距儀發(fā)射激光到目標(biāo)物及反射回測距儀探測器時間的裝置［6-7］。比較測距儀所測得的距離值與設(shè)定時間對應(yīng)的距離值得出測量誤差［8-9］。

激光回波模擬器的硬件組成包括激光接收模塊、延遲模塊、激光發(fā)射模塊和控制單元［10］，原理組成框圖如圖1所示。硬件電路部分包括激光接收轉(zhuǎn)換電路、上位機、延時系統(tǒng)和發(fā)射驅(qū)動電路。系統(tǒng)選用Cyclone IV系列FPGA（現(xiàn)場可編程門陣列）作為信號處理平臺完成信號處理。激光回波模擬器接收測距儀發(fā)射的激光脈沖，激光脈沖經(jīng)過回波模擬器的激光接收模塊，包括衰減組件與光電轉(zhuǎn)換處理電路，完成光信號到電信號以及電信號放大、濾波、整形等信號調(diào)理。調(diào)理后的電信號觸發(fā)FPGA的延時模塊工作，達到預(yù)先設(shè)置的延時，F(xiàn)PGA輸出高電平脈沖驅(qū)動激光發(fā)射模塊產(chǎn)生激光回波，通過準(zhǔn)直組件進入測距儀的接收端。激光接收電路模塊采用PIN光電探測器，放大電路選用跨阻式放大器OPA657，整形電路選用高速比較器TLV3501，激光發(fā)射電路模塊采用驅(qū)動芯片和1 550 nm波長的發(fā)光二極管。

圖1 激光回波模擬器系統(tǒng)組成原理框圖

2 延時模塊計算

2.1 總延時

激光回波模擬器總延遲時間是模擬從脈沖式激光測距儀發(fā)出激光到接收激光回波的時間。設(shè)回波模擬器的模擬距離值為L，得到如下公式：

式中，c為光在真空中的傳播速率，c=3×108m·s-1；T為激光脈沖走過的時間。從系統(tǒng)原理可以看出，T對應(yīng)回波模擬器中的三個部分［11］，即激光接收模塊各器件響應(yīng)時間T1，F(xiàn)PGA計數(shù)延時時間T2和激光發(fā)射模塊各器件響應(yīng)時間T3。因此，回波模擬器公式（1）可表示為：

本文主要針對T2進行優(yōu)化，使其延遲時間范圍、精度都得以優(yōu)化。該延時系統(tǒng)采用粗、細延時單元相結(jié)合的方法，粗延時（T21）是通過計數(shù)器實現(xiàn)；細延時（T22）是通過對粗延時信號進行同頻異相采樣實現(xiàn)的。高分辨率回波延時系統(tǒng)的方案原理如圖2所示。

圖2 延時系統(tǒng)設(shè)計方案原理圖

2.2 粗延時

常用的延時技術(shù)包括計數(shù)器延時和存儲器延時。計數(shù)器延時是通過邊緣檢測觸發(fā)信號的上升沿或下降沿開始計數(shù)，當(dāng)計數(shù)值到達設(shè)定值時輸出高電平；存儲器延時是通過邊緣檢測后存儲器讀寫實現(xiàn)延時。對于單目標(biāo)信號而言，存儲器延時容易出現(xiàn)時序不理想的情況，因此選用易實現(xiàn)且消耗較少資源的計數(shù)器延時。

粗延時是邊緣檢測到目標(biāo)信號到達之后開始，粗延時時間原理如下：

式中，T21表示粗延時時間；T0是指粗延時的時鐘周期；N0是周期延時個數(shù)。從式（4）中可以看出，粗延時時間是時鐘周期的整數(shù)倍，即粗延時的最大延時精度可以達到T0。為提高回波模擬器的分辨率，計數(shù)器時鐘應(yīng)采用芯片的最高倍頻時鐘，綜合目前的硬件技術(shù)，在保證系統(tǒng)穩(wěn)定性的前提下，F(xiàn)PGA外接50 MHz的時鐘晶振，鎖相環(huán)倍頻電路四倍頻得到200 MHz系統(tǒng)時鐘，延時精度5 ns，即0.75 m。采用16位二進制計數(shù)器，由公式（4）可得知N0，即：

計數(shù)器是從0開始計數(shù)的，從0計數(shù)到N0需要N0+1個周期，嚴(yán)格來說，計數(shù)時間會比T21多一個周期，因此計時時間等于嚴(yán)格的T21，需將N0減1，在程序中實現(xiàn)。

計數(shù)器模塊的原理如圖3所示，延時模塊的計數(shù)器對觸發(fā)信號的上升沿和下降沿進行邊緣檢測和計數(shù)延時，并輸出相應(yīng)的電平信號，該計數(shù)延遲時的劣勢在于當(dāng)計數(shù)值未達到設(shè)定值時，觸發(fā)信號的下一個邊緣已經(jīng)來到，這時系統(tǒng)不會輸出相應(yīng)的高電平［12-13］。因此將觸發(fā)信號檢測到上升下降沿之后置于高電平解決設(shè)定延遲時間大于觸發(fā)信號脈寬的問題。

圖3 計數(shù)器模塊方案原理圖

2.3 細延時

細延時的延時精度決定了延時系統(tǒng)的精度，它是對小于粗延時周期的細延時，精細延遲實現(xiàn)高精度延遲的原理如下：

式中，T22是小于一個粗延時周期的延時量；T′0是細延時單元中最小相移延時量，其值等于延時系統(tǒng)的精度；N′0是細延時相位調(diào)整次數(shù)。為了提高延時精度，將粗延時時鐘進行N等分。示例：N=10時時鐘時序示意圖如圖4所示。

圖4 時鐘10等分時序

相位細分是指對時鐘相位的等分，相位差就是延時精度，本文使用的FPGA為EP4CE10系列開發(fā)板，由Quartus軟件可知該系列的芯片最小相位差為7.5°，因此將最后一個周期進行48細分，相位差 7.5°，即 104 ps（0.015 6 m）。相位調(diào)整次數(shù)由公式（6）可得，具體計算如下：

2.4 粗細延時單元的時鐘關(guān)系

粗延時采用計數(shù)器延時，實現(xiàn)整數(shù)時鐘周期的延時；細延時采用相位細分后的同頻異相時鐘去采樣粗延時輸出信號，實現(xiàn)不足一個周期的延時。通過改變時鐘相位來控制低于一個時鐘周期的延時量，相位的分辨率就是延時系統(tǒng)分辨率，因此細延時單元的延時精度決定了整個系統(tǒng)的延時精度。

對于高精度的延時系統(tǒng)，如果時鐘的輸出相位不穩(wěn)定，則無法保證系統(tǒng)的穩(wěn)定性。因此，精確高效地控制精細延遲單元的時鐘相位是實現(xiàn)高精度延遲系統(tǒng)的關(guān)鍵。本文粗延時單元的計數(shù)器時鐘頻率為200 MHz，粗延時精度為5 ns（0.75 m），精細延時的時鐘相位將5 ns細分，相位延時104 ps（0.015 6 m）。

3 延時系統(tǒng)設(shè)計

3.1 系統(tǒng)邏輯設(shè)計

圖5為FPGA的內(nèi)部結(jié)構(gòu)框圖。根據(jù)功能不同，延時系統(tǒng)主要由串口接收模塊、數(shù)據(jù)寄存器模塊、邊緣檢測模塊、計數(shù)器延時模塊、時鐘PLL環(huán)倍頻模塊、細延時相移模塊及數(shù)碼管顯示模塊組成［14］。

圖5 內(nèi)部結(jié)構(gòu)框圖

采用Verilog語言：在Quartus中對程序進行設(shè)計。內(nèi)部結(jié)構(gòu)框圖中：sys_clk為系統(tǒng)時鐘50 MHz；sys_rst_n為系統(tǒng)復(fù)位信號；sclk為采樣時鐘；根據(jù)Nyquist定理，sclk至少必須是觸發(fā)脈沖的兩倍；trigger為輸入脈沖信號；seg_sel、seg_led分別為數(shù)碼管的位選端和段選端；uart_data為模擬延時距離值；N、A為16位周期計數(shù)值和8位相位調(diào)整次數(shù)；delay為最終延時輸出信號。

3.2 實驗系統(tǒng)設(shè)計

根據(jù)實驗要求，系統(tǒng)的控制流程大致為：系統(tǒng)上電后，系統(tǒng)初始化，例化頂層模塊，通過串口模塊接收模擬距離值，經(jīng)數(shù)據(jù)寄存器得出計數(shù)器延長16位周期數(shù)和8位相位調(diào)整次數(shù)，待計數(shù)器延遲結(jié)束后輸出時鐘，相位調(diào)整后的時鐘采樣計數(shù)器輸出時鐘最終輸出延遲信號，至此完成一次模擬距離延遲。由此系統(tǒng)的功能框圖如圖6所示。

圖6 激光回波模擬器實驗系統(tǒng)框圖

4 實驗驗證及仿真

4.1 基于Modelsim數(shù)據(jù)仿真

仿真軟件使用Modelsim，測試文件模擬串口發(fā)送數(shù)據(jù)，圖7以距離18 m為例，計數(shù)器延時23個周期，相位調(diào)整0次，輸出delay脈沖以驅(qū)動發(fā)射模塊。

圖7 模擬距離18 m的延時仿真圖

4.2 實驗驗證延時系統(tǒng)

根據(jù)設(shè)備主控板和高頻示波器搭建實驗平臺，如圖8所示，為精確測量延時模塊的響應(yīng)時間，采用主控板產(chǎn)生脈沖代替激光接收模塊輸出的脈沖信號。圖9為幾組測量結(jié)果，兩路通道分別對觸發(fā)信號和延遲信號進行采樣測量。實驗對15～6 000 m采樣15、18、30、50、100等 15組距離進行多次仿真和實驗，表1為模擬距離仿真及實驗數(shù)據(jù)。實驗采用KEYSIGHT示波器采樣測量，1 GHz采樣率/8 Bit雙通道示波器，最小的度為1 ns。

圖8 回波模擬器實驗平臺

圖9 示波器測量實驗結(jié)果

如表1所示，測量誤差與測量距離有著近似正比的關(guān)系，但對于較小距離時，由于信號之間的影響誤差較大，經(jīng)數(shù)據(jù)分析可知延時系統(tǒng)在18～6 000 m延時仿真誤差≤100 ps，即0.015 m，實驗誤差≤800 ps，即0.12 m。

表1 模擬仿真及實驗數(shù)據(jù)

5 結(jié)論

以FPGA為操作平臺的激光回波模擬器的延時系統(tǒng)設(shè)計，采用粗細延時相結(jié)合的方法，對大范圍延遲量進行計數(shù)器粗延時，對于小于一個計數(shù)周期的延遲量進行相移采樣延遲，較大地提高了系統(tǒng)的延時精度。通過仿真及實驗驗證了此設(shè)計可對15～6 000 m的距離進行模擬，延時模塊仿真精度可達100 ps，即0.015 m，實驗驗證18～6 000 m延時精度可達800 ps，即0.12 m。仿真和實驗均證明采用相位調(diào)整的方法對脈沖式激光測距儀可實現(xiàn)大范圍模擬，利于測距儀的性能檢測。