一種用于紅外焦平面陣列的讀出電路設(shè)計(jì)

鄭 賓，楊海鋼

（1.中國(guó)科學(xué)院 空天信息創(chuàng)新研究院，北京 100094；2.中國(guó)科學(xué)院大學(xué)，北京 100049；3.山東產(chǎn)研集成電路產(chǎn)業(yè)研究院有限公司，山東濟(jì)南 250001）

采用紅外焦平面陣列的成像系統(tǒng)已經(jīng)被廣泛應(yīng)用于軍事國(guó)防和民用領(lǐng)域[1-2]，讀出電路是該系統(tǒng)的重要組成部分，一方面讀出電路連接紅外探測(cè)器，給其提供穩(wěn)定的偏置電壓；另一方面讀出電路輸出的電壓信號(hào)提供給A/D 轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)化，可提高讀出電路的噪聲抑制能力以及信號(hào)處理水平，有利于提升系統(tǒng)成像的質(zhì)量[3-6]。隨著第三代紅外探測(cè)器的提出，大規(guī)模、低功耗、低噪聲的讀出電路成為了研究熱點(diǎn)[7]。

文獻(xiàn)[6]采用SFD 結(jié)構(gòu)作為讀出電路的像素單元，該結(jié)構(gòu)構(gòu)造簡(jiǎn)單，不能給探測(cè)器提供穩(wěn)定的偏置電壓，進(jìn)而會(huì)產(chǎn)生非線(xiàn)性響應(yīng)[6]。文獻(xiàn)[8]采用具有相關(guān)雙采樣功能的放大器以便抑制噪聲，該結(jié)構(gòu)較為復(fù)雜，具有較大的面積和功耗[8]。針對(duì)以上問(wèn)題，文中采用CSMC 0.18 μm 工藝設(shè)計(jì)了一種低噪聲、高線(xiàn)性度的紅外焦平面陣列讀出電路。該設(shè)計(jì)采用帶有注入管的DI 結(jié)構(gòu)作為像素單元，因此可以給探測(cè)器提供穩(wěn)定的偏置電壓。同時(shí)，該設(shè)計(jì)簡(jiǎn)化了相關(guān)雙采樣電路結(jié)構(gòu)，在降低電路噪聲的同時(shí)減小了功耗與面積，具有一定的應(yīng)用價(jià)值。

1 讀出電路架構(gòu)設(shè)計(jì)

圖1 所示為傳統(tǒng)的讀出電路原理圖[9]，其中，模擬通路包括像素陣列、列信號(hào)處理模塊和輸出緩沖電路。光子探測(cè)器將獲取到的光信號(hào)轉(zhuǎn)換成電流信號(hào)，并輸出給讀出電路。讀出電路中的像素單元對(duì)電流信號(hào)進(jìn)行電流-電壓轉(zhuǎn)換后，輸出電壓信號(hào)給列信號(hào)處理模塊。信號(hào)經(jīng)過(guò)放大后通過(guò)輸出緩沖電路輸出。

圖1 傳統(tǒng)讀出電路原理圖

常見(jiàn)的像素結(jié)構(gòu)包括直接注入（Direct Injection，DI）、電容反饋跨阻抗放大器（Capacitance Trans-Impedance Amplifier，CTIA）、源級(jí)跟 隨（Source Follower Device，SFD）等結(jié)構(gòu)。CTIA 結(jié)構(gòu)由運(yùn)放和積分電容構(gòu)成，具有很高的注入效率和穩(wěn)定的探測(cè)器偏置，但是運(yùn)放的存在使得面積以及功耗較大。SFD 結(jié)構(gòu)簡(jiǎn)單，具有較低的功耗和噪聲，但是探測(cè)器的偏置電壓會(huì)隨積分電壓變化而變化，從而造成非線(xiàn)性變化。該設(shè)計(jì)采用DI 結(jié)構(gòu)作為像素單元，DI 結(jié)構(gòu)具有結(jié)構(gòu)簡(jiǎn)單，可以給探測(cè)器提供穩(wěn)定的偏置電壓的優(yōu)點(diǎn)。

由于制造工藝的限制，像素單元會(huì)產(chǎn)生非均勻現(xiàn)象，導(dǎo)致不同像素的輸出結(jié)果存在一個(gè)固定偏差。這種偏差也被稱(chēng)為固定模式噪聲（Fixed Pattern Noise，F(xiàn)PN）。同理，列讀出電路也會(huì)因FPN 噪聲導(dǎo)致不同列之間存在差異。對(duì)于傳統(tǒng)的讀出電路，像素單元的輸出僅通過(guò)運(yùn)放進(jìn)行信號(hào)放大處理，進(jìn)而通過(guò)輸出緩沖器輸出到片外，這種結(jié)構(gòu)不能抵消掉FPN 噪聲帶來(lái)的影響。

文中提出了一種新穎的讀出電路模擬通路，該通路可以在減小電路面積的同時(shí)，消除存在的FPN噪聲，其結(jié)構(gòu)如圖2 所示。

圖2 文中提出的讀出電路原理圖

首先采用DI型像素單元將探測(cè)器產(chǎn)生的電流信號(hào)轉(zhuǎn)化成電壓信號(hào)，再通過(guò)電平移位器對(duì)信號(hào)進(jìn)行移位處理，提高其整體幅值。由于積分電流值非常小，積分電壓也較小，因此提高電壓值有利于抵消噪聲帶來(lái)的影響，最后通過(guò)相關(guān)雙采樣電路消除電路中存在的FPN 噪聲[10-11]。讀出電路整體架構(gòu)可以等效為簡(jiǎn)單的數(shù)學(xué)模型，像素單元電容積分公式為：

其中，Vt為t時(shí)刻電容上的電壓值；V0為電容初始電壓值；V1為電容最大可充到的電壓值。經(jīng)過(guò)電平移位器進(jìn)行電壓移位后，輸出的電壓為：

其中，VLS為電平移位器整體移位的電壓值，Vnoise是像素單元中存在的FPN 噪聲值。當(dāng)電路正常工作時(shí)，相關(guān)雙采樣結(jié)構(gòu)輸出值與上述電壓相同：

當(dāng)電路進(jìn)行復(fù)位時(shí)，相關(guān)雙采樣結(jié)構(gòu)輸出值為：

最終電路的輸出電壓為：

此時(shí)系統(tǒng)輸出的電壓消除掉電路中存在的FPN噪聲，同時(shí)也提高了有效信號(hào)的幅值，有利于信號(hào)的后續(xù)處理。

2 讀出電路模塊實(shí)現(xiàn)

2.1 像素單元的設(shè)計(jì)

光子探測(cè)器生成的積分電流信號(hào)由光電流和暗電流組成。其中光電流與光子探測(cè)器本身的特性和光通量有關(guān)，是一個(gè)常量；暗電流則會(huì)受偏置電壓的改變而呈非線(xiàn)性變化[12]。因此，探測(cè)器偏置電壓的穩(wěn)定程度決定了其輸出電流的線(xiàn)性度。文中通過(guò)在DI 型結(jié)構(gòu)像素單元內(nèi)增加選通管的方式來(lái)提高線(xiàn)性度。圖3 為DI 結(jié)構(gòu)電路圖。

圖3 DI結(jié)構(gòu)電路圖

圖中PAD 端與探測(cè)器陣列對(duì)應(yīng)單元相連接，探測(cè)器生成的電流信號(hào)經(jīng)此流入像素單元；INT 信號(hào)控制注入管M1 使其工作在亞閾值區(qū)；IRST 和SRST分別是積分電容和采樣電容的復(fù)位信號(hào)；當(dāng)SH 信號(hào)導(dǎo)通時(shí)，積分電容Ci上的電荷流入采樣電容Cs；M5為源跟隨器；HSEL 為選通管。當(dāng)M1 管處于亞閾值區(qū)時(shí)，其漏電流計(jì)算公式如下[13]：

其中，μp是PMOS 管遷移率；Cox為單位面積的柵氧化層電容；W/L為寬長(zhǎng)比；VT與kT/q相等；VGS為柵源電壓；VDS為漏源電壓。當(dāng)T=300 K 時(shí)，VT≈0.026 V。VDS增加到遠(yuǎn)大于VT時(shí)，上式可以化簡(jiǎn)為：

可以看出此時(shí)漏電流的大小不隨漏源電壓而變化，因此，當(dāng)積分電容上的電壓變化時(shí)，漏電流的大小不改變，從而探測(cè)器的偏置電壓不會(huì)變化。

同時(shí)，由于MOS 器件電容值會(huì)伴隨偏置電壓的改變而改變，為了提高該電路的線(xiàn)性度，積分和采樣電容采用無(wú)源器件MIM 電容。對(duì)于源跟隨器，與NMOS 器件相比，PMOS 器件有良好的線(xiàn)性度以及抑制噪聲能力，因此該電路采用PMOS 作為源跟隨器。源跟隨器具有輸入電阻大、輸出電阻小的特點(diǎn)，具有良好的輸出特性。對(duì)于M5 管，假設(shè)其負(fù)載電阻為RL且無(wú)窮大時(shí)，其增益如下[14]：

由此可見(jiàn)，當(dāng)源跟隨器處于飽和區(qū)時(shí)，具有良好的線(xiàn)性度。

該電路輸入電流在皮安(pA)級(jí)，要保持讀出電路的增益，積分電容值要非常小。出于提高增益以及降低電路噪聲的考慮，采用的電容值為Ci=65 fF,Cs=32 fF。源跟隨器也會(huì)引入1/f噪聲，可通過(guò)增加其面積來(lái)減小噪聲。最終采用的尺寸為(W/L)5=1.8/1 μm，(W/L)6=3.9/0.8 μm。

2.2 電平移位器的設(shè)計(jì)

電平移位器作為像素單元的緩沖電路，可以幫助信號(hào)在后續(xù)電路中快速建立，并隔絕前后級(jí)電路以防止互相影響[15]。該設(shè)計(jì)通過(guò)控制電流的線(xiàn)性變化，從而控制電壓的線(xiàn)性輸出，可以大幅度提高輸出電壓的擺幅，同時(shí)也保證了較高的線(xiàn)性度。

圖4為該設(shè)計(jì)采用的電路圖。其中，PVB1-PVB4是偏置信號(hào)，用來(lái)控制MOS 管的工作狀態(tài)以及其漏電流大小，使得電流線(xiàn)性變化；M1 管提供上拉電流，M7 管提供下拉電流；M3 管作為隔離管，避免節(jié)點(diǎn)a與節(jié)點(diǎn)b直接相連；M4 管用作負(fù)載；M5 源級(jí)跟隨節(jié)點(diǎn)c輸出。

圖4 電平移位器電路圖

電路輸入部分即為像素單元內(nèi)部的源跟隨器，當(dāng)電路正常工作時(shí)，電流從節(jié)點(diǎn)a流入電平移位器，使得原本電流受到變化，從而節(jié)點(diǎn)c的電壓發(fā)生變化，由M5 管跟隨輸出。當(dāng)像素單元輸入不同的電流值時(shí)，M5 管即輸出線(xiàn)性變化的信號(hào)。由式（3）可知，為了具有良好的線(xiàn)性度，M5 管需要工作在飽和區(qū)。對(duì)于M4 管，其阻抗計(jì)算公式為：

因此，當(dāng)流經(jīng)M4 管的電流線(xiàn)性變化時(shí)，c點(diǎn)電壓也呈線(xiàn)性變化。出于減小1/f噪聲以及提高驅(qū)動(dòng)能力的考慮，源跟隨器M5 的面積較大，該設(shè)計(jì)采用的尺寸為(W/L)5=19/1.8 μm。

2.3 相關(guān)雙采樣電路的設(shè)計(jì)

經(jīng)過(guò)分析可知，DI 像素單元會(huì)帶來(lái)FPN 噪聲以及非均勻性誤差的問(wèn)題，相關(guān)雙采樣結(jié)構(gòu)可以很好地解決該問(wèn)題[16]。圖5 為文中采用的相關(guān)雙采樣電路結(jié)構(gòu)圖，該結(jié)構(gòu)由兩組MOS 開(kāi)關(guān)和電容構(gòu)成。

圖5 相關(guān)雙采樣電路結(jié)構(gòu)圖

首先RESET 端輸入有效信號(hào)，M2 和M4 管導(dǎo)通，電容Cs1和Cs2進(jìn)行放電復(fù)位。當(dāng)像素單元內(nèi)采樣保持電壓進(jìn)行復(fù)位時(shí)，M1管導(dǎo)通，其輸出信號(hào)存儲(chǔ)在Cs1中；當(dāng)像素單元內(nèi)進(jìn)行采樣保持時(shí)，M3管導(dǎo)通，其輸出信號(hào)存儲(chǔ)在Cs2中，則OUT2-OUT1即為系統(tǒng)最終輸出信號(hào)值，此方法可以消除電路中存在的FPN噪聲。

圖6 為系統(tǒng)一個(gè)周期的工作時(shí)序圖，像素單元采用邊積分邊讀出模式工作，SH1 和SH2 信號(hào)分別在SRST 和IRST 信號(hào)有效時(shí)，給予高電平。其中電路元件的選?。篗1 與M3 采用PMOS 器件，Cs1和Cs2采用MIM 電容，以便提高電路的線(xiàn)性度。(W/L)1=(W/L)3=1.8/2 μm，以此增強(qiáng)輸入能力，Cs1=Cs2=32 fF，使得電流快速積分，提高電路的增益。

圖6 系統(tǒng)工作時(shí)序圖

3 仿真結(jié)果與分析

該設(shè)計(jì)采用CSMC 0.18 μm 3.3 V 工藝進(jìn)行設(shè)計(jì)，利用spectre 工具進(jìn)行功能驗(yàn)證以及仿真。在輸入電流為500 pA 時(shí)，在1～100 kHz 頻率范圍內(nèi)對(duì)電路進(jìn)行噪聲分析，得到電路輸出電壓噪聲頻譜圖如圖7（a）所示。通過(guò)計(jì)算可得，在此期間累計(jì)輸出噪聲電壓為150 μV。

通過(guò)對(duì)輸入電流60～500 pA，間隔10 pA 線(xiàn)性變化進(jìn)行瞬態(tài)仿真，測(cè)得OUT2 端電壓輸出值。對(duì)輸入電流和OUT2 端輸出電壓值進(jìn)行線(xiàn)性擬合，驗(yàn)證系統(tǒng)的線(xiàn)性度。線(xiàn)性度擬合效果圖如圖7（b）所示。通過(guò)曲線(xiàn)可以觀(guān)察到線(xiàn)性擬合效果較好，利用函數(shù)計(jì)算擬合線(xiàn)性度為0.999 4。表1 給出了該設(shè)計(jì)仿真參數(shù)值以及與幾種讀出電路的對(duì)比情況，可以看出，該設(shè)計(jì)的線(xiàn)性度與對(duì)比文獻(xiàn)相同，輸出噪聲及功耗相比于其他設(shè)計(jì)具有一定的優(yōu)勢(shì)。

圖7 仿真結(jié)果圖

表1 該設(shè)計(jì)與幾種讀出電路的仿真參數(shù)對(duì)比

4 結(jié)論

文中采用CSMC 0.18 μm 3.3 V 工藝設(shè)計(jì)了一種應(yīng)用于紅外焦平面陣列讀出電路的模擬通路結(jié)構(gòu)。該結(jié)構(gòu)主要包括像素單元、電平移位器和相關(guān)雙采樣電路，有效地抑制了FPN 噪聲，并且具有很高的線(xiàn)性度。測(cè)試結(jié)果表明，在輸入電流為500 pA 時(shí)，電路輸出噪聲為150 μV，線(xiàn)性擬合度0.999 4，動(dòng)態(tài)范圍為79 dB，為電路后續(xù)進(jìn)行數(shù)字化輸出提供了實(shí)現(xiàn)可能。