一種彈載信息處理器NAND Flash高可靠數(shù)據(jù)管理方法*

朱旭鋒 郭佳鑫 胡曉晴 梁建強(qiáng) 張 紅

北京航天自動(dòng)控制研究所，北京 100854

0 引 言

隨著導(dǎo)彈信息化、智能化、實(shí)戰(zhàn)化發(fā)展，彈載信息處理器對(duì)非易失的大容量數(shù)據(jù)存儲(chǔ)器需求變得非常迫切。NAND Flash因具有非易失、存儲(chǔ)密度高、讀寫壽命長(zhǎng)、寫入和擦除速度快等特點(diǎn)，在彈載信息處理器被廣泛應(yīng)用。但NAND Flash存在天然缺陷：一是存在壞塊而且壞塊會(huì)隨時(shí)間增加；二是存在不確定的位反轉(zhuǎn)[1-2]。因此，通常需要采用壞塊管理、備份、ECC校驗(yàn)等方法提高數(shù)據(jù)存儲(chǔ)可靠性。文獻(xiàn)[3]提出了一種高效的壞塊管理方法，通過(guò)對(duì)壞塊地址映射和替換，提高了星載NAND Flash存儲(chǔ)器的使用壽命，但這種壞塊管理方法主要適用在多片NAND Flash并行存儲(chǔ)的星載場(chǎng)合，而且沒有進(jìn)行ECC校驗(yàn)，對(duì)于彈載信息處理器僅有限數(shù)量NAND Flash存儲(chǔ)關(guān)鍵參數(shù)的場(chǎng)合并不適用。文獻(xiàn)[4]基于FPGA方法實(shí)現(xiàn)了NAND Flash壞塊管理，但并沒有考慮數(shù)據(jù)位反轉(zhuǎn)帶來(lái)的可靠性問題。文獻(xiàn)[5]采用硬件雙備份和壞塊管理相結(jié)合實(shí)現(xiàn)了NAND Flash數(shù)據(jù)存儲(chǔ)，但仍然無(wú)法解決位反轉(zhuǎn)帶來(lái)的可靠性問題。文獻(xiàn)[6]采用FPGA實(shí)現(xiàn)了一種基于漢明碼的高性能ECC校驗(yàn)方法，每256Byte可實(shí)現(xiàn)24bit的ECC校驗(yàn)。但這種算法可糾正1bit錯(cuò)誤，對(duì)于2bit及以上錯(cuò)誤無(wú)法保證糾錯(cuò)和檢錯(cuò)[7]。

本文為提高NAND Flash數(shù)據(jù)存儲(chǔ)可靠性，在對(duì)NAND Flash芯片機(jī)理分析基礎(chǔ)上，提出一種NAND Flash全生命周期數(shù)據(jù)管理方法：將DSP軟件和FPGA算法相結(jié)合，實(shí)現(xiàn)了壞塊管理、壞塊評(píng)價(jià)、ECC實(shí)時(shí)校驗(yàn)，提高了NAND Flash數(shù)據(jù)存取的可靠性。

1 NAND Flash數(shù)據(jù)管理技術(shù)

1.1 NAND Flash簡(jiǎn)介

NAND Flash存儲(chǔ)器是Flash存儲(chǔ)器的一種。NAND結(jié)構(gòu)能提供極高單元密度，是高數(shù)據(jù)存儲(chǔ)密度理想解決方案。其存儲(chǔ)結(jié)構(gòu)為：NAND Flash數(shù)據(jù)以bit方式保存在memory cell，一個(gè)cell只能存儲(chǔ)一個(gè)bit。這些cell以8個(gè)為單位，連成bit line，形成byte。這些byte line會(huì)再組成Page，然后每128個(gè)page形成一個(gè)Block。Block是NAND Flash中最大的操作單元，擦除按照block為單位完成，編程/讀取是按照page為單位完成的。NAND Flash讀寫操作以頁(yè)為單位。在每次寫入數(shù)據(jù)之前必須進(jìn)行擦除操作，擦除最小單位為塊。塊與塊之間相互獨(dú)立。壞塊不會(huì)影響其他塊，這正是進(jìn)行壞塊管理的基礎(chǔ)。

NAND Flash芯片在使用時(shí)，應(yīng)考慮兩類對(duì)錯(cuò)誤類型處理：即壞塊和位反轉(zhuǎn)。

1.2 目前NAND Flash數(shù)據(jù)管理方法

目前彈載信息處理器中，NAND Flash數(shù)據(jù)讀取結(jié)構(gòu)如圖1所示。

圖1 彈載信息處理器NAND Flash應(yīng)用架構(gòu)

圖1中，NOR Flash存儲(chǔ)容量較小，主要存儲(chǔ)程序信息。NAND Flash存儲(chǔ)容量較大，主要存儲(chǔ)圖像數(shù)據(jù)和深度學(xué)習(xí)關(guān)鍵參數(shù)。DSP通過(guò)FPGA訪問NAND Flash數(shù)據(jù)。FPGA設(shè)計(jì)NAND Flash控制器，控制NAND Flash讀寫。為了實(shí)現(xiàn)NAND Flash數(shù)據(jù)管理，目前方法如下：

一是建立壞塊表：在出廠時(shí)，將NAND Flash出廠時(shí)標(biāo)定的壞塊信息存儲(chǔ)在首塊首頁(yè)(block0，page0)存儲(chǔ)空間，首塊存儲(chǔ)空間廠家出廠保證不是壞塊；在數(shù)據(jù)燒寫時(shí)，首先讀取壞塊信息，按照壞塊信息跳過(guò)壞塊。燒寫過(guò)程中，如果某block回讀數(shù)據(jù)與上傳數(shù)據(jù)不一致，則將該block標(biāo)記為壞塊，并將原本寫入該block數(shù)據(jù)寫入下個(gè)block，同時(shí)更新位于block0壞塊信息表；

二是采用硬件或者軟件方式進(jìn)行數(shù)據(jù)備份。通過(guò)備份提升位反轉(zhuǎn)(Bit Flip)條件下數(shù)據(jù)加載可靠性；三是通過(guò)FPGA軟件進(jìn)行錯(cuò)誤檢查和糾正(ECC，Error Checking and Correction)校驗(yàn)算法來(lái)提高數(shù)據(jù)可靠性。但傳統(tǒng)的單bit糾錯(cuò)能力，不能滿足嵌入式CPU和GPU對(duì)NAND Flash存儲(chǔ)的可靠性需求。文獻(xiàn)[8]采用了BCH碼與經(jīng)典硬判決的編解碼算法，但編碼效率低。編碼延時(shí)大。數(shù)據(jù)吞吐能力無(wú)法滿足航天器高速存儲(chǔ)系統(tǒng)需求。文獻(xiàn)[9]提出一種RS+LDPC碼級(jí)聯(lián)并行編碼設(shè)計(jì)方案，但編碼復(fù)雜，適用于多片NAND Flash并行處理場(chǎng)合。文獻(xiàn)[10]利用BCH算法實(shí)現(xiàn)了對(duì)負(fù)責(zé)GPU數(shù)據(jù)交互的NAND Flash進(jìn)行多bit錯(cuò)誤糾正，其通過(guò)GPU實(shí)現(xiàn)了修正的校驗(yàn)多項(xiàng)式計(jì)算單元(Syndrome generator)，構(gòu)建了適應(yīng)多種傳輸參數(shù)的BCH編解碼架構(gòu)。文獻(xiàn)[11]提出了一種對(duì)稱逐塊拼接的架構(gòu)，優(yōu)化BCH的編碼解碼過(guò)程，提升算法的編解碼效率。文獻(xiàn)[12]進(jìn)一步基于對(duì)稱逐塊拼接架構(gòu)進(jìn)行優(yōu)化，整合主編碼器和一個(gè)輔助編碼器，進(jìn)一步提升BCH算法的糾錯(cuò)能力[12]。上述文章都從優(yōu)化糾錯(cuò)能力和執(zhí)行效率的角度對(duì)BCH算法的編碼和解碼方式進(jìn)行改進(jìn)。對(duì)基于FPGA的嵌入式高可靠應(yīng)用，并行BCH算法的解碼單元需要消耗大量的邏輯資源。在保證算法糾錯(cuò)能力的基礎(chǔ)上，需要兼顧模塊資源使用情況，對(duì)消耗資源多單元模塊進(jìn)行壓縮和優(yōu)化。

本文在實(shí)現(xiàn)經(jīng)典BCH編碼和解碼模塊基礎(chǔ)上，通過(guò)邏輯單元復(fù)用將無(wú)逆BM解算PE單元數(shù)量壓縮為原有的1/8，將整個(gè)BCH編解碼模塊邏輯資源使用量壓縮為傳統(tǒng)1/2以下。

2 一種基于PE單元復(fù)用的BCH ECC校驗(yàn)算法

2.1 編碼器設(shè)計(jì)

本文研究的BCH編解碼單元，每個(gè)譯碼過(guò)程處理的數(shù)據(jù)內(nèi)容包括4200位(4096個(gè)數(shù)據(jù)位(512字節(jié))，104個(gè)校驗(yàn)位)，對(duì)于BCH算法碼長(zhǎng)為n=2m-1，為了實(shí)現(xiàn)對(duì)數(shù)據(jù)內(nèi)容的包絡(luò)，取m=13，糾錯(cuò)能力t為8位，每512字節(jié)的校驗(yàn)位位數(shù)為m×t=104位，每頁(yè)大小為4096字節(jié)，包含8個(gè)512字節(jié)，從而需要104字節(jié)的空間來(lái)存儲(chǔ)校驗(yàn)位。BCH碼可描述為BCH(4200，4096，8)。NAND Flash每個(gè)數(shù)據(jù)讀或?qū)憺?位字節(jié)格式，因此選擇并行度為8的編碼器、譯碼器設(shè)計(jì)。由于m=13，得到其本原多項(xiàng)式為：

f(x)=x13+x4+x3+1

(1)

NAND Flash對(duì)外接口為8位，對(duì)于8位并行的在線數(shù)據(jù)移入，利用對(duì)應(yīng)生成多項(xiàng)式規(guī)則的線性移位寄存器的高8位與移入8位數(shù)據(jù)乘以x104的結(jié)果相加(對(duì)于二進(jìn)制伽羅華域，相加代表異或操作)。可以得到8位并行編碼器的解析表達(dá)式，其硬件實(shí)現(xiàn)只需將表達(dá)式的每一位用同步邏輯表達(dá)。設(shè)計(jì)實(shí)現(xiàn)電路如圖2所示：

圖2 8位并行BCH編碼器

在完成512次8位數(shù)據(jù)輸入后，得到的104位表達(dá)式為13字節(jié)校驗(yàn)位數(shù)據(jù)。對(duì)于一個(gè)頁(yè)來(lái)說(shuō)，其數(shù)據(jù)存儲(chǔ)區(qū)域?yàn)樗饕?到4095的存儲(chǔ)字節(jié)。而4096位至4105位的10個(gè)字節(jié)存儲(chǔ)塊信息，其校驗(yàn)位存儲(chǔ)在4106開頭的地址空間中。

2.2 譯碼器設(shè)計(jì)

譯碼器設(shè)計(jì)包括3個(gè)模塊，分別是伴隨多項(xiàng)式計(jì)算模塊、錯(cuò)誤位置多項(xiàng)式計(jì)算模塊、錢搜索模塊。伴隨多項(xiàng)式計(jì)算用于檢測(cè)512字節(jié)的數(shù)據(jù)是否存在位反轉(zhuǎn)的錯(cuò)誤；錯(cuò)誤位置多項(xiàng)式計(jì)算采用SiBM算法(Simple Inverse-free BM)，用于從伴隨多項(xiàng)式確定錯(cuò)誤位置多項(xiàng)式的系數(shù)；錢搜索將錯(cuò)誤位置多項(xiàng)式根的求解轉(zhuǎn)化為對(duì)本原多項(xiàng)式根的冪的驗(yàn)證。

2.2.1 伴隨多項(xiàng)式計(jì)算模塊

伴隨多項(xiàng)式用于確認(rèn)數(shù)據(jù)是否發(fā)生錯(cuò)誤。對(duì)于t位糾錯(cuò)能力的BCH譯碼器，需要數(shù)量為2t個(gè)伴隨多項(xiàng)式。

(2)

傳統(tǒng)對(duì)單個(gè)數(shù)據(jù)位的計(jì)算，工作效率低，不能滿足工程需求。對(duì)應(yīng)NAND Flash數(shù)據(jù)位寬為8位，采用8位并行計(jì)算策略，如圖3所示。

圖3 8位并行線性移位單元

2.2.2 錯(cuò)誤位置多項(xiàng)式計(jì)算模塊

錯(cuò)誤位置多項(xiàng)式計(jì)算模塊是譯碼器設(shè)計(jì)中占用邏輯資源最多的部分。伯利坎普-梅西算法是傳統(tǒng)的無(wú)逆BM算法，是求解錯(cuò)誤位置多項(xiàng)式的解決方法之一，其實(shí)現(xiàn)依賴于16個(gè)PE單元的組合，如圖4所示。

圖4 傳統(tǒng)無(wú)逆BM算法求解模塊

每個(gè)PE單元的組成如圖5所示：

圖5 PE單元設(shè)計(jì)

可以看出，傳統(tǒng)無(wú)逆BM算法雖然實(shí)現(xiàn)簡(jiǎn)單，但PE資源的堆疊造成邏輯資源的極大消耗，不利于FPGA的編程實(shí)現(xiàn)。

本文采用簡(jiǎn)化的無(wú)逆BM算法(SiBM)求解錯(cuò)誤位置多項(xiàng)式，即采用PE單元的復(fù)用實(shí)現(xiàn)資源的節(jié)省，如圖6所示。

圖6 PE復(fù)用無(wú)逆BM算法求解模塊

采用2個(gè)PE單元復(fù)用的設(shè)計(jì)方式，算法的迭代次數(shù)從t次擴(kuò)展為t×t=64。錢搜索和伴隨多項(xiàng)式計(jì)算都需要512個(gè)周期的情況下(且數(shù)據(jù)訪問等待時(shí)間在于NAND Flash自身的緩存數(shù)據(jù)準(zhǔn)備)，增加的迭代次數(shù)不會(huì)顯著增加數(shù)據(jù)獲取的延遲。無(wú)逆BM算法模塊PE單元的復(fù)用，在不顯著增加訪問數(shù)據(jù)延遲的情況下，將整個(gè)BCH ECC模塊邏輯資源使用壓縮為原來(lái)的1/2。

2.2.3 錢搜索模塊

錢搜索是利用關(guān)鍵方程的錯(cuò)誤位置多項(xiàng)式σ(x)確定錯(cuò)誤位置的過(guò)程。本文的BCH(4200,4096,8)算法是一個(gè)縮短碼架構(gòu)，原碼是(8191,8087,8)，所以在使用錢搜索尋找σ1的根的過(guò)程，并不是從α0開始，對(duì)所有的冪次都進(jìn)行搜索。而是從3991(8191-104-4200)開始，8位并行錢搜索的計(jì)算電路設(shè)計(jì)如圖7所示。

圖7 8位并行錢搜索模塊

算法的運(yùn)行過(guò)程為：開始的第一個(gè)時(shí)鐘周期，選擇器把最左邊的伽羅華域乘法器的結(jié)果存入寄存器，以后每個(gè)周期選擇器選擇的是后面反饋過(guò)來(lái)的數(shù)據(jù)。對(duì)于第一排來(lái)說(shuō)，每個(gè)固定因子乘法器計(jì)算的結(jié)果都會(huì)用到下面的加法器進(jìn)行運(yùn)算，從而實(shí)現(xiàn)八位并行的功能。一共有8個(gè)這樣的處理單元，最終結(jié)果為result0-result7，如果result0-result7某個(gè)寄存器結(jié)果為00000000，代表該位對(duì)應(yīng)的數(shù)值為錯(cuò)誤多項(xiàng)式的根(乘法結(jié)果為0)，對(duì)應(yīng)的校驗(yàn)數(shù)據(jù)為1，否則代表該位未發(fā)生反轉(zhuǎn)，對(duì)應(yīng)的校驗(yàn)數(shù)據(jù)位為0。在第1個(gè)時(shí)鐘周期選擇錯(cuò)誤位置多項(xiàng)式輸入左側(cè)乘法器后，模塊自身持續(xù)迭代512個(gè)周期，得到512個(gè)8位校驗(yàn)數(shù)據(jù)。當(dāng)DSP讀取Flash中的數(shù)值時(shí)，利用FIFO結(jié)構(gòu)，將從NAND Flash獲取的512字節(jié)讀取數(shù)據(jù)和算法產(chǎn)生的512字節(jié)校驗(yàn)數(shù)據(jù)進(jìn)行異或，得到糾正后的數(shù)據(jù)。

3 NAND Flash數(shù)據(jù)管理方法

在以上ECC算法基礎(chǔ)上，建立了一種NAND Flash的全生命周期的數(shù)據(jù)管理方法如圖8所示。

圖8 NAND Flash全生命周期壞塊管理

NAND Flash全生命周期數(shù)據(jù)管理流程如下：

1)芯片出廠壞塊檢測(cè)

根據(jù)和芯片公司交流，芯片公司出廠前會(huì)對(duì)NAND Flash進(jìn)行芯片擦除和寫入檢測(cè)：將擦除、寫入失敗(查詢狀態(tài)信息)，以及超過(guò)8bit的錯(cuò)誤塊標(biāo)志成壞塊，存放于每個(gè)壞塊第1頁(yè)的空閑區(qū)位置。在完成糾錯(cuò)的基礎(chǔ)上，當(dāng)發(fā)生反轉(zhuǎn)的位數(shù)量≤8時(shí)，反轉(zhuǎn)位能夠從校驗(yàn)數(shù)據(jù)中得到糾正。通過(guò)對(duì)比每個(gè)512字節(jié)中關(guān)鍵方程的非零根數(shù)量和校驗(yàn)數(shù)據(jù)的非零位數(shù)量，得到反轉(zhuǎn)的錯(cuò)誤位計(jì)數(shù)。當(dāng)發(fā)生反轉(zhuǎn)的錯(cuò)誤位數(shù)量超過(guò)8位，出現(xiàn)非零根數(shù)量和校驗(yàn)數(shù)據(jù)的非零位數(shù)量不等的狀況，F(xiàn)PGA對(duì)DSP上報(bào)錯(cuò)誤。在糾錯(cuò)的基礎(chǔ)上，F(xiàn)PGA的ECC模塊能夠?qū)崟r(shí)監(jiān)測(cè)NAND Flash讀寫過(guò)程中的狀態(tài)，為軟件的壞塊管理提供更精確的依據(jù)；

2)芯片裝機(jī)后初始?jí)膲K檢測(cè)

NAND Flash裝入彈載信息處理器后，通過(guò)對(duì)NAND Flash全部塊區(qū)域的壞塊標(biāo)記位進(jìn)行讀寫，完成壞塊數(shù)量的檢測(cè)，如果壞塊數(shù)量超過(guò)1%，則說(shuō)明芯片失效，需要更換新的芯片；

3)單機(jī)試驗(yàn)出廠前芯片壞塊檢測(cè)

彈載信息處理器進(jìn)行一系列單機(jī)試驗(yàn)后，需要對(duì)NAND Flash進(jìn)行壞塊檢測(cè)。具體方法為對(duì)芯片未標(biāo)記為壞塊的部分進(jìn)行擦除和寫入操作，失敗則標(biāo)記為壞塊，若ECC算法檢出8位以上錯(cuò)誤，則標(biāo)記為壞塊；如果DSP軟件判別壞塊數(shù)量超過(guò)2%，則說(shuō)明芯片失效，需要更換新的芯片；

4)產(chǎn)品寫入NAND Flash數(shù)據(jù)時(shí)壞塊檢測(cè)

當(dāng)往NAND Flash寫入數(shù)據(jù)時(shí)，會(huì)進(jìn)行壞塊檢測(cè)，對(duì)芯片未標(biāo)記為壞塊的部分進(jìn)行擦除和寫入操作，失敗則標(biāo)記為壞塊，若ECC算法檢出9位以上錯(cuò)誤，則標(biāo)記為壞塊；如果壞塊數(shù)量超過(guò)2%，則說(shuō)明芯片失效，需要更換新的芯片；

5)產(chǎn)品讀取NAND Flash數(shù)據(jù)時(shí)壞塊檢測(cè)

當(dāng)從NAND Flash讀出數(shù)據(jù)時(shí)，也會(huì)進(jìn)行壞塊檢測(cè)。如果讀出的數(shù)據(jù)無(wú)法糾錯(cuò)，則將無(wú)法糾錯(cuò)的塊進(jìn)行壞塊標(biāo)記。同時(shí)，此時(shí)需要對(duì)數(shù)據(jù)進(jìn)行重新更新。如果壞塊數(shù)量超過(guò)2%，則說(shuō)明芯片失效，需要更換新的芯片。

4 仿真效驗(yàn)

以MICRON公司的NANDFLASH芯片(MT29F8G08ABABAWP-AITX)為例，仿真模擬NAND Flash讀寫過(guò)程數(shù)據(jù)。

4.1 編碼器效率評(píng)估

通過(guò)采用本文改進(jìn)BCH ECC校驗(yàn)算法后，與無(wú)ECC校驗(yàn)算法相比，讀取時(shí)間上增加約10%，但在數(shù)據(jù)正確率上達(dá)到了100%。具體仿真方法如下：寫入4096字節(jié)數(shù)據(jù)，然后寫入104字節(jié)校驗(yàn)位。按頁(yè)寫入，先寫入4096字節(jié)數(shù)據(jù)，然后寫入104字節(jié)校驗(yàn)位。校驗(yàn)碼帶來(lái)的數(shù)據(jù)寫入時(shí)間在總的頁(yè)寫入時(shí)序中占比小于10%。

4.2 數(shù)據(jù)區(qū)讀取正確時(shí)校驗(yàn)數(shù)據(jù)仿真結(jié)果

按照本文改進(jìn)的BCH算法，假設(shè)寫入數(shù)據(jù)8FF，如果數(shù)據(jù)讀出(fifo1_data_out)正確，為8FF，則校驗(yàn)數(shù)據(jù)(parity_result)為800。

4.3 數(shù)據(jù)區(qū)或校驗(yàn)碼發(fā)生位反轉(zhuǎn)仿真結(jié)果

按照本文改進(jìn)的BCH算法，當(dāng)按頁(yè)讀取數(shù)據(jù)，對(duì)于512字節(jié)，假設(shè)第一個(gè)數(shù)據(jù)8FF反轉(zhuǎn)為800 (fifo1_data_out)，得到的校驗(yàn)數(shù)據(jù)(parity_result)從800變?yōu)?FF。校驗(yàn)數(shù)據(jù)與讀取數(shù)據(jù)異或結(jié)果為正確的數(shù)據(jù)8FF，實(shí)現(xiàn)了對(duì)8位反轉(zhuǎn)位糾正。

由于校驗(yàn)碼存放在每頁(yè)(4096+224)字節(jié)中的224字節(jié)存儲(chǔ)區(qū)，此存儲(chǔ)器仍然存在發(fā)生位反轉(zhuǎn)概率。仿真結(jié)果表明，在總反轉(zhuǎn)位數(shù)不超過(guò)糾錯(cuò)能力8位的情況下，當(dāng)數(shù)據(jù)、校驗(yàn)碼分別或者同時(shí)發(fā)生位反轉(zhuǎn)時(shí)，本文的BCH ECC算法都能夠有效糾正位反轉(zhuǎn)的數(shù)據(jù)。

4.4 本文改進(jìn)BCH ECC算法資源和速度實(shí)測(cè)結(jié)果

本文提出的NANDFLASH數(shù)據(jù)管理方法已經(jīng)在某彈載信息處理產(chǎn)品進(jìn)行了實(shí)測(cè)。實(shí)測(cè)結(jié)果如下：

1)對(duì)邏輯資源進(jìn)行對(duì)比，傳統(tǒng)BCH ECC算法占用邏輯資源為6300LUT，而本文改進(jìn)后的BCH ECC算法占用邏輯資源為2900LUT。說(shuō)明改進(jìn)的BCH算法可以有效減少邏輯資源數(shù)量；

2)對(duì)數(shù)據(jù)讀取速度進(jìn)行對(duì)比，如果無(wú)BCH ECC算法，25MHZ時(shí)鐘下讀取NANDFlash數(shù)據(jù)速度為1.4Mb/s。采用傳統(tǒng)的BCH ECC算法數(shù)據(jù)讀取速度在0.5Mb/s。在采用本文的BCH ECC算法后，讀取速度為1.35Mb/s。說(shuō)明采用本文的BCH ECC算法后讀取速度延遲更??；

3)在某項(xiàng)目彈載信息處理器上，按照本文提出的NAND Flash全生命周期高可靠數(shù)據(jù)管理方法進(jìn)行數(shù)據(jù)管理：以一年為測(cè)試周期，多次寫入和讀取NAND Flash數(shù)據(jù)，未再發(fā)生由于沒有ECC校驗(yàn)而導(dǎo)致的數(shù)據(jù)讀取錯(cuò)誤問題。NAND Flash數(shù)據(jù)讀取可靠性得到了有效提高。

5 結(jié)論

本文提出的一種彈載信息處理器NAND Flash全生命周期高可靠數(shù)據(jù)管理方法：以壞塊管理為基礎(chǔ)，通過(guò)DSP軟件對(duì)NAND Flash全生命周期進(jìn)行實(shí)時(shí)壞塊檢測(cè)，采用一種基于PE單元復(fù)用的BCH ECC校驗(yàn)算法，實(shí)現(xiàn)了對(duì)NAND Flash內(nèi)存儲(chǔ)數(shù)據(jù)的檢9糾8實(shí)時(shí)檢測(cè)。通過(guò)DSP軟件壞塊管理、基于FPGA的實(shí)時(shí)ECC糾錯(cuò)來(lái)提高數(shù)據(jù)管理的可靠性。

仿真效驗(yàn)結(jié)果表明，采用該方法即可實(shí)現(xiàn)實(shí)時(shí)ECC校驗(yàn)，同時(shí)能夠有效避免數(shù)據(jù)錯(cuò)誤和數(shù)據(jù)備份帶來(lái)的空間浪費(fèi)問題，提高了NAND Flash全生命周期數(shù)據(jù)管理的可靠性。本文的研究，對(duì)彈載信息處理場(chǎng)合應(yīng)用NAND Flash實(shí)現(xiàn)高可靠數(shù)據(jù)管理具有重要實(shí)用意義。