基于FPGA 的集成電路芯片測試系統(tǒng)與方法分析

常超

（香港城市大學 香港特別行政區(qū) 999077）

現(xiàn)階段所采用的FPGA 的技術(shù)，基本上是利用查找表的方式，利用可編程輸入與輸出單元，以及一些可編程邏輯單元，進行技術(shù)的集成。在應用這種技術(shù)實現(xiàn)測試的過程中，基本上要首先對內(nèi)部的資源結(jié)構(gòu)性分析，之后經(jīng)過一個測試配置，以及對向量進行信息的實施。在這樣的FPGA 的配置環(huán)節(jié)，往往有著特定功能的電路，之后再從應用級別上，實現(xiàn)電路方面的測試與分析。

1 研究背景

在較為原始的測試工作中，基本施工人員對于集成電路的測試工作，在開展測試的過程中，使用各種設(shè)備方式，進行針對性的測試與分析。因此，對于這樣的傳統(tǒng)測試方式，顯然無法實現(xiàn)大規(guī)模的大批量測試與分析。伴隨著現(xiàn)階段集成電路的集成化程度提升，讓其在工業(yè)生產(chǎn)的方式上，要使用更加合理高效的測試方式，這樣才可以讓其集成電路的自動化測試環(huán)節(jié)，可以開展進一步的發(fā)展。

我國當下在同類型產(chǎn)品的處理上，一部分采用了單片機，因此對于以分析的速度而言，本身無法合理的運用到大規(guī)模測試當中，同時在管腳的擴展性上，也相應的受到較為直接的限制。其中一部分采用了DSP 芯片。這樣的設(shè)計方式，雖然在功能性上得到了完善，但是制造的成本比較高，同時使用性也比較有限。在本文的分析中，提出的是一種基于FGPA 的技術(shù)方式，可以很好地實現(xiàn)邏輯芯片的測試與分析。同時，這種技術(shù)不僅僅可以很好的提供測試功能，也相應的在后續(xù)的運行中，提供一個良好的測試效果，控制了成本的投入量。

2 FPGA的特征

當下在采用FPGA 技術(shù)的過程中，這是一種可編門列陣，基于PAL、GAL、CPLD 等技術(shù)，實現(xiàn)技術(shù)方面的擴展。這樣的技術(shù)提出，也是很好的替代了原本進行驗證使用的集成電路技術(shù)方式。在該技術(shù)下，可以很好解決半定制電路上的一些技術(shù)弊端問題，可以實現(xiàn)較強的可編程器件的處理。

在使用這個技術(shù)的過程中，用戶并不需要進行投片的生產(chǎn)，可以得到一個良好的芯片部件。其次，在FPGA的技術(shù)中，也可以當做一種全定制的芯片類型。在現(xiàn)階段使用的過程中，基本上利用一個完善的處理方式，就可以很好的隱形中，基于一個全定制或者半定制的電路當中，進行試樣片。其次，在FPGA 的處理中，由于內(nèi)部存在著較為豐富的資料，在進行處理的過程中，觸發(fā)器與引腳能夠提升較強的功能性。另外，在FPGA 的設(shè)計方式下，這是一種可以很好的運行環(huán)節(jié)，全面提升功能性的設(shè)計方式。例如，在IC 電路當中，設(shè)計的周期比較短，同時開發(fā)的周期也相對得到了控制。這樣的技術(shù)使用方式下，實現(xiàn)了功耗方面的有效控制。

因此現(xiàn)階段將FPGA 的集成電路測試過程中，可以有效的實現(xiàn)邏輯芯片的功能性測試以及分析。但是，在芯片價格的處理環(huán)節(jié)，基本上在低端芯片處理上得到了控制，讓其FPGA 的處理上，可以更加符合市場化的發(fā)展，是一種十分有效的處理方式。圖1 為FPGA 電路效果圖。

圖1： FPGA 電路效果圖

3 邏輯芯片功能測試基本原理

在進行功能測試的過程中，基本上是一種基于合格與不合格的測試分析方式，因此在其測試的過程中，就可以得到生產(chǎn)出來的元件，是否符合質(zhì)量方面的需求。對于一個典型的測試工作而言，就需要將一些預先的設(shè)定良好的測試模板，加載到測試設(shè)備當中，之后對于預先定義下的測試模板，加載到一些測試設(shè)備當中。在這樣的測試分析方式，就需要積極的利用激勵與收集的相應方式，使用探針板，或者使用測試板的方式，實現(xiàn)測試設(shè)備的數(shù)據(jù)輸入與輸出。之后在管芯采用封裝處理之后，需要將芯片的管教進行良好的連接處理。測試模板的使用中，基本上是在電壓電平以及時鐘的頻率設(shè)置上，可以保持在一個設(shè)定的程序當中。

其次在元件裝入到測試設(shè)備當中。在測試環(huán)節(jié)，要將輸入的模板序列應用到測試的元件當中，這樣就可以得到與預期結(jié)果相同的效果。一旦觀察到不同的情況，就可以認定元件出現(xiàn)錯誤信息，無法通過測試。

4 測試系統(tǒng)的設(shè)計方案

在對測試系統(tǒng)進行設(shè)計的過程中，基本上由下位機硬件電路以及上位機測試軟件所構(gòu)成。同時系統(tǒng)當中的功能性的設(shè)計，基本上要保持較強的靈活性與便捷性，進而可以很好的在后續(xù)進行相應的芯片信號的測試，并為擴展工作打下良好的基礎(chǔ)。

4.1 硬件設(shè)計

在這個設(shè)計的過程中，基本上是需要基于FPGA 的控制模塊進行相應的處理。其中串口通信模塊、電平比較模塊的設(shè)置上，形成了良好的結(jié)構(gòu)模式。

其中控制器的模塊選擇上，基本上是在進行處理的過程中，會對其配置芯片進行了針對性的處理。例如，在控制器的使用上，是一種串口接受模塊、數(shù)據(jù)轉(zhuǎn)換以及測試保護模塊的設(shè)置方式。一個串口的發(fā)送陌路愛設(shè)置上，基本上在接受與上位機發(fā)送的測試指令保持在一個相同的水平之間。其次，數(shù)據(jù)轉(zhuǎn)換與測試保護的處理上，基本上都需要對其測試的芯片輸出進行針對性的處理。整個串口的設(shè)計上，都要保持在一個良好的測試方法上，并嚴格的基于測試當中的串口通信協(xié)議，實現(xiàn)相應的數(shù)據(jù)發(fā)送與集中處理。

其次串口的通信模塊選擇上，則需要實現(xiàn)全雙工數(shù)據(jù)傳輸方式。所采用的電平比較電路，是一種在邏輯功能測試的開展中，始終可以保持在窗口比較芯片設(shè)計中，可以避免受到外界因素的影響，而始終提升處理方式的作用與效果。

4.2 軟件設(shè)計

該系統(tǒng)的設(shè)計過程中，上位機軟件是基于VC++的語言邏輯進行編寫。上位機上調(diào)用Access 的測試過程中，經(jīng)過一個良好的串口設(shè)計方式，就可以讓其系統(tǒng)在硬件處理的過程中，保持一個良好的設(shè)計方式。測試完成之間，硬件系統(tǒng)大部分都需要進行針對性的分析，其次還需要在上位機軟件接受之后，保持對數(shù)據(jù)信息進行針對性的比較分析，同時加強返回數(shù)據(jù)與標準無故障方面的比較分析。在這樣的處理方式下，就可以實現(xiàn)數(shù)據(jù)庫的調(diào)用。另一方面，在測試矢量的接受與發(fā)送環(huán)節(jié)，可以實現(xiàn)良好的處理。

5 基于FPGA的集成電路測試系統(tǒng)

在上述進行系統(tǒng)的分析過程中，可以的發(fā)現(xiàn)FPGA 的技術(shù)原理以及特征，因此在其集成電路的測試系統(tǒng)設(shè)計中，能夠發(fā)揮出較強的技術(shù)效果。當下在進行設(shè)計的過程中，主要基于電路的測試系統(tǒng)，進行相應的系統(tǒng)設(shè)計分析。

例如，對于集成電路的系統(tǒng)設(shè)計中，這是一種精度比較高的測試電路類型。以及在老化的基礎(chǔ)電路處理上，基本上需要將其集成電路集成到一個電路板上，這樣才可以實現(xiàn)測試效果。而在測試條件允許的情況下，基本上需要將設(shè)備與示波器進行相應的單獨處理，這樣集成到老化測試系統(tǒng)之后，就可以很好的讓其集成電路的老化處理方式下，形成一個良好的集成老化測試系統(tǒng)的主控芯片。另外，在利用FPGA 的系統(tǒng)處理方式下，就要進行實時的控制，以此能夠?qū)崿F(xiàn)芯片的相對采集和處理。之后，還要積極的開展上位機與測試數(shù)據(jù)方面的集中處理，這樣信息方面的集中處理與反饋，既可以實現(xiàn)系統(tǒng)的合理化設(shè)計與評估。

5.1 命令發(fā)送與數(shù)據(jù)接受處理

這在進行處理的過程中，保障上位機利用串口的方式，傳輸FPGA 的不同指令，其中調(diào)用測試板當中的不同模塊，在實際運行中，接受串口傳輸?shù)母鞣N數(shù)據(jù)信息。之后，還要在整體的運行過程中，積極的實現(xiàn)數(shù)據(jù)信息的針對性處理以及轉(zhuǎn)變。通過與測試板當中的數(shù)據(jù)信息的集中闡述以及分析，就需要積極的測試值進行分析，進而全面提升處理的效果。

在這部分的設(shè)計中，基本上是由上位機軟件進行獨立實現(xiàn)?，F(xiàn)階段所采用的軟件，基本上為串口調(diào)試，實現(xiàn)數(shù)據(jù)的接收與發(fā)送。同時，也具備著一定數(shù)據(jù)再處理的能力，可以充分的滿足設(shè)計方面的實際需求。

5.2 功能電路

功能電路的設(shè)計方式下，基本上是現(xiàn)階段主電路設(shè)計的環(huán)節(jié)，也是整個電路設(shè)計的重要內(nèi)容。進行測試元器件的過程中，基本上需要保障系統(tǒng)始終在一個穩(wěn)定的狀態(tài)當中，其中還需要在測試的開展中，基于一個良好參數(shù)，這樣才可以在后續(xù)的運行過程中，積極的保障各個測試模塊的處理中，能夠?qū)崿F(xiàn)結(jié)合的效果。電路板上基本上涉及到加壓電路、電源電路、接口電路等諸多的類型。在系統(tǒng)當中大部分的電氣系統(tǒng)的設(shè)計中，是一種基于完善的處理方式，提升系統(tǒng)的整體功能性。圖2 為功能電路。

圖2： 功能電路

5.3 元器件老化測試環(huán)境實現(xiàn)

在對電路的參數(shù)測試的過程中，基本上大部分的期間，都需要保持正常的運行狀態(tài)。除了一些特定的外圍環(huán)境下，需要進行電路方面的針對性實驗分析。其次進行測試元件期間的過程中，基本上要保持在一個合理的狀態(tài)當中，通過這樣測試的參數(shù)處理方式，就可以讓其元器件始終保持在一個正常的點環(huán)境當中?；谄骷煌姆庋b風干是，進行配備的處理中，基本上需要保持在一個完整的測試座上，另外，在對元器件的老化處理中，要基于環(huán)境，進行電應力、熱應力以及監(jiān)控記錄方面的能力評估。其次，在一些老化電路板的處理上，主要對一些特殊的功能電路進行相應的處理。現(xiàn)階段在對其開展測試的過程中，基本上需要熱應力的外部處理上，保持提供一個可控溫的箱體。其次，在數(shù)據(jù)的記錄過程中，基本上都需要由上位機進行完成以及處理。整個老化的電路設(shè)計中，都需要設(shè)計出一個完整的老化元器件，之后利用外圍電路的測試工作開展中，全面提升老化率的測試效果。

5.4 電源電路設(shè)計

在電源部分的系統(tǒng)設(shè)計中，基本上分為供電和被測器件的供電環(huán)境處理方式。整個系統(tǒng)的處理中，基本上需要接入15 上下的直流電源，當作總體的電源輸入效果。

整個設(shè)計的過程中，使用了電壓調(diào)整器，因此在外界的只連接段撒好難過，就可以首先利用電壓調(diào)整的方式，對其進行針對性的調(diào)整。例如，在其進行外接吹上，利用針對性的處理方式，全面提升芯片在處理環(huán)節(jié)，進行穩(wěn)定可靠的處理效果。

現(xiàn)階段進行實際的系統(tǒng)建設(shè)開展中，為了充分的保障供電電壓的整體穩(wěn)定性，就可以基于該系統(tǒng)當中的實際特征，積極的保障整個系統(tǒng)當中的處理方式。其次，在電壓低壓差線的處理上，需要積極的保障基于一個低壓的穩(wěn)定器方式，控制能耗的降低，同時基于一個良好的功能處理方式，最大化處理的能力與方式。

之后利用自動測試的模式下，系統(tǒng)需要利用一個調(diào)用數(shù)據(jù)庫當中的數(shù)據(jù)信息，積極的對其芯片實現(xiàn)系統(tǒng)方面的測試以及分析，同時保障在測試的過程中，能夠?qū)φ麄€測試過程中，實現(xiàn)一個良好的處理方式。在打開系統(tǒng)的串口之后，基本上需要用戶可以基于被測對象，在測試插槽當中，保持一個良好的側(cè)立方式?，F(xiàn)階段對于插槽的處理方式下，基本上是需要在確定芯片的引腳以及插槽的處理上，保持良好的接觸效果。因此，進行實際的運行過程中，始終保持一個良好的杰出效果。相關(guān)工作人員進行操作的過程中，讓其系統(tǒng)可以自動化的進入到循環(huán)系統(tǒng)當中，這樣就可以在整個芯片的功能測試環(huán)節(jié)，保持一個良好的處理效果。

在這樣的系統(tǒng)設(shè)計過程中，需要積極的保障整體系統(tǒng)的建設(shè)開展中，能夠結(jié)合起實際的運行方式，以及在各種設(shè)計的系統(tǒng)細節(jié)位置，實現(xiàn)科學合理的處理，利用這樣一個良好的處理方式，才可以最大化整體的系統(tǒng)水平，全面提升處理的整體水平，發(fā)揮出應有的測試能力。

5.5 FPGA故障模型

5.5.1 固定化故障模型

這是一種在現(xiàn)階段故障分析的過程中，基于固定化故障模型為基礎(chǔ)，將其當做固定不變的分析方式。在系統(tǒng)運行的過程中，基本上是一種基于單一信號吸納上的信號為基礎(chǔ)，保持固定不變的情況。數(shù)字信號的取值過程中，基本上僅僅為0 與1 之間的可能性。當下進行固定化故障分析的過程中，基本上會出現(xiàn)0 或者1 這兩種故障類型。0 故障時一種系統(tǒng)運行的環(huán)節(jié)，信號取值始終為0。而在1 故障的過程中，則是系統(tǒng)始終保持1 的取值。對于這種固化的故障分析方式，基本上十分容易被定位處理。

5.5.2 橋接故障

這是一種在固定性故障基礎(chǔ)上，始終處于一個特定的信號當中，無法受到軟件方面的有效控制。對于這樣的故障問題，顯然對于系統(tǒng)造成的影響十分有限。在出現(xiàn)這類型的故障時，基本上不受到其他軟件的影響，同時電路的邏輯結(jié)構(gòu)基本上與設(shè)計方式相同，因此也相應的會受到故障的額外影響。但是，在設(shè)計過程中的電路出現(xiàn)斷短路問題之后，就會導致電路的功能性受到影響?，F(xiàn)階段進行分析的過程中，這樣故障會導致系統(tǒng)設(shè)計當中與預期情況并不相同，基本上是在兩個信號的位置出現(xiàn)了故障問題，同時在原本的結(jié)構(gòu)設(shè)計過程中，基本上都是在故障位置對其映射了電路結(jié)構(gòu)。

其中在暫態(tài)的故障分析中，基本上是在瞬態(tài)故障與間歇性故障兩方面展現(xiàn)出來。其中在瞬態(tài)故障的處理上，是由硬件之外的其他因素導致。例如，受到輻射、高能粒子等方面的影響。而間歇故障則是一種非固定式的故障問題。再這樣的處理過程中，基本上需要對其設(shè)備進行使用方面的合理調(diào)整。其次，在溫和的環(huán)境當中使用的過程中，這樣的暫態(tài)故障問題，基本上是利用較為先進的工藝，進行相應的合理處理。

5.5.3 時滯故障

時滯故障基本上是一種動態(tài)型的故障問題，對于這樣問題的出現(xiàn)，基本上是由于在運行過程中，受到受到電路當中一些不合理的問題影響，之后在設(shè)計環(huán)節(jié)使用的元器件的處理過程中，會在某些特定的參數(shù)調(diào)整下，帶來了較為明顯的影響。電路設(shè)計方式下，基本上存在著各種類型的問題，因此就需要對其進行針對性的模型仿真分析，并在之后進行真毒性的檢查與分析，這樣才可以在未來分析中，全面提升信息處理的效果與準確性。

5.6 CAN通信模塊的維測

在進行維護系統(tǒng)的運行過程中，基本上要與CAN 總線進行合理性的分析。CAN 通信模塊見圖3。

圖3： CAN 通信模塊

這樣的設(shè)計方式下，CAN 通信模塊的可靠性得到了較大程度的提升。一旦在源頭數(shù)據(jù)的處理過程中，出現(xiàn)明顯不準確的情況，就會導致系統(tǒng)無法實現(xiàn)可靠的運行。另一方面，在CAN 通信模塊處理過程中，一旦出現(xiàn)處理不當?shù)那闆r，也相應都會導致整體處理的可靠性不足。因此，現(xiàn)階段進行處理的過程中，基本上就要基于接受數(shù)據(jù)的可靠性分析，全面強化系統(tǒng)的芯片數(shù)據(jù)轉(zhuǎn)換與分析過程中的和理性分析。其次，在進行處理過程中，也相應的需要保障總線數(shù)據(jù)可以得到良好的處理。另一方面，在進行模塊與分析的過程中，基本上要在CAN 通信故障分析中，始終保持基于一個正確的驅(qū)動信號為主，進行相應的數(shù)據(jù)分析。

6 總結(jié)

綜上所述，在本文的分析中，通過提出一種基于FPGA的集成電路芯片測試系統(tǒng)，可以在運行的過程中，實現(xiàn)各種系統(tǒng)的整體處理能力，通過一個良好的處理方式，全面提升測試的效果與準確性，為相關(guān)領(lǐng)域的工作人員提供一定的技術(shù)性參考。