數(shù)字模擬混合集成電路的設(shè)計(jì)分析

李若飛

（長沙韶光半導(dǎo)體有限公司 沈陽分公司，遼寧 沈陽 110031）

0 引 言

雖然我國可以熟練運(yùn)用14納米級(jí)完成產(chǎn)品工藝技術(shù)，達(dá)到世界先進(jìn)水平，但是設(shè)計(jì)工作依然還有很大的提升空間，需要開展進(jìn)一步研究，以提升設(shè)計(jì)及制造水平[1]。數(shù)字模擬混合集成電路的發(fā)展應(yīng)用過程中，存在模擬集成電路發(fā)展緩慢的問題，尤其是與數(shù)字集成電路相比，有很大差距。因此，必須深入研究提升模擬集成電路設(shè)計(jì)水平，推動(dòng)我國數(shù)字模擬混合電路技術(shù)發(fā)展。

1 集成電路設(shè)計(jì)過程中的抽象層次劃分及其功能

在集成電路設(shè)計(jì)過程中必須考慮電路的設(shè)計(jì)和仿真效果，一般往往設(shè)置成“從上到下”的抽象層次類別，即系統(tǒng)級(jí)別、RTL級(jí)、門級(jí)、開關(guān)級(jí)。

（1）系統(tǒng)級(jí)別。這一抽象級(jí)別常被應(yīng)用于設(shè)計(jì)中的兩個(gè)方面，一個(gè)是應(yīng)用在仿真和驗(yàn)證系統(tǒng)中，另一個(gè)則是在設(shè)計(jì)中通過這一級(jí)別概念來確定一些特定結(jié)構(gòu)的實(shí)現(xiàn)標(biāo)準(zhǔn)。

（2）RTL級(jí)。這一層次是利用一些線路及寄存器等來進(jìn)行電路功能描述的層次。常見的描述方式有純邏輯描述和結(jié)構(gòu)描述兩種。其中純邏輯描述應(yīng)用范圍更廣。

（3）門級(jí)。門級(jí)是利用邏輯門結(jié)構(gòu)化連接的方式來實(shí)現(xiàn)對(duì)電路布爾功能關(guān)系描述的層次，常見門級(jí)包括如NANDNOR、XOR等。

（4）開關(guān)級(jí)。開關(guān)級(jí)是用來進(jìn)行晶體管連接情況描述的層級(jí)，常被用在電路信號(hào)路徑時(shí)序信息驗(yàn)證過程中[2]。

2 數(shù)字模擬混合集成電路設(shè)計(jì)的思路

隨著科學(xué)技術(shù)的發(fā)展，集成電路的設(shè)計(jì)及制造技術(shù)也逐步進(jìn)入了納米時(shí)代，這個(gè)過程中最初的模擬電路和數(shù)字電路已經(jīng)不能滿足納米時(shí)代對(duì)電路設(shè)計(jì)和制造的基本要求，需要進(jìn)一步優(yōu)化和提升。最原始、最傳統(tǒng)的自下而上的模擬電路設(shè)計(jì)思路已不能滿足需求，在向著從上到下的設(shè)計(jì)思路轉(zhuǎn)變。其中模擬信號(hào)的基本切換是以晶體管級(jí)仿真為基礎(chǔ)，數(shù)字信號(hào)切換是以行為級(jí)為基本應(yīng)用條件。同時(shí)電路圖可以控制模擬電路設(shè)計(jì)模塊，硬件語言則可以控制數(shù)字電路設(shè)計(jì)模塊。為了提升數(shù)字模擬混合電力設(shè)計(jì)的效果，必須引入最新的設(shè)計(jì)理念、流程及設(shè)計(jì)方法。在進(jìn)行數(shù)字模擬混合信號(hào)集成電路設(shè)計(jì)、制造時(shí)，可以通過一個(gè)基板來承擔(dān)模擬和數(shù)字功能[3]。而模擬部分與數(shù)字部分間信息的相互傳遞過程，則可以通過各種數(shù)字或模擬信號(hào)轉(zhuǎn)換接口來實(shí)現(xiàn)。具體的數(shù)字模擬混合信號(hào)電路結(jié)構(gòu)如圖1所示。

圖1 數(shù)字模擬混合信號(hào)電路結(jié)構(gòu)圖

實(shí)際電路結(jié)構(gòu)設(shè)計(jì)時(shí)，最為理想的狀態(tài)就是保證仿真環(huán)境中對(duì)應(yīng)的集成模擬及數(shù)字算法的一致性，并通過仿真器來實(shí)現(xiàn)對(duì)所有電路的描述。為了避免不同計(jì)算方法轉(zhuǎn)換時(shí)引發(fā)的錯(cuò)誤發(fā)生，需要利用混合信號(hào)仿真器來實(shí)現(xiàn)對(duì)不同算法的統(tǒng)一過程。一般而言，在對(duì)應(yīng)的條件發(fā)生變化時(shí)，對(duì)應(yīng)的變化便可以引發(fā)數(shù)字仿真器動(dòng)作，這時(shí)模擬仿真器是通過動(dòng)態(tài)時(shí)間步長來進(jìn)行控制。實(shí)際工作中，還可以通過建立混合信號(hào)原理圖的方式來進(jìn)行管控，在創(chuàng)建原理圖以后再進(jìn)一步形成分層網(wǎng)表文件，并在仿真環(huán)境中進(jìn)行驗(yàn)證。模擬電路模型與數(shù)字電路模型不同，二者的差異性很大，實(shí)際應(yīng)用時(shí)在同一個(gè)模型書庫建立中遇到了包括投資成本、技術(shù)難度大等多項(xiàng)阻力。因此，仍然處于理論研究的階段，并未實(shí)現(xiàn)實(shí)踐應(yīng)用[4]。目前往往都通過幀耦合的方式來實(shí)現(xiàn)模擬和數(shù)字混合信號(hào)仿真模擬及數(shù)字驗(yàn)證。不同的先進(jìn)EDA制造商都會(huì)利用不同的同步機(jī)制方式來實(shí)現(xiàn)對(duì)模擬電路仿真器及數(shù)字電路仿真器的整合，將二者放置到同一仿真環(huán)境中。同時(shí)，為了保證二者數(shù)據(jù)可以正常交換應(yīng)用，必須將模型和數(shù)據(jù)放置到同一數(shù)據(jù)庫內(nèi)。

3 數(shù)字模擬混合集成電路設(shè)計(jì)流程

3.1 模擬電路設(shè)計(jì)流程

不論是數(shù)字集成電路還是模擬集成電路，設(shè)計(jì)效果都會(huì)受到設(shè)計(jì)流程的影響，尤其是對(duì)于模擬集成電路而言，必須要重視模擬電路設(shè)計(jì)流程及人員管理。要保證設(shè)計(jì)的有效性，就必須保證設(shè)計(jì)的有效性、齊全性。因此，必須保證設(shè)計(jì)流程環(huán)節(jié)的先后順序符合要求，環(huán)節(jié)齊全，在這個(gè)過程中就必須重視設(shè)計(jì)人員管理。模擬電路設(shè)計(jì)過程中，電路中設(shè)計(jì)參數(shù)的選擇和設(shè)計(jì)是重點(diǎn)。因此，設(shè)計(jì)者必須重視對(duì)應(yīng)參數(shù)的選擇和管控。一方面需要明確各部分主電路及分電路起到的主要作用，做好各線路的功能劃分；另一方面還要做好線路運(yùn)行過程中的信噪比、時(shí)序等關(guān)鍵參數(shù)設(shè)計(jì)選擇。

目前，我國對(duì)應(yīng)的電路設(shè)計(jì)軟件還不能滿足電路設(shè)計(jì)需求，所以實(shí)際電路設(shè)計(jì)過程一般都依靠設(shè)計(jì)人員人工設(shè)計(jì)。為了保證電路的穩(wěn)定性，實(shí)際模擬電路設(shè)計(jì)時(shí)需要考慮仿真環(huán)境條件的結(jié)果來進(jìn)行具體的參數(shù)調(diào)節(jié)。如果仿真結(jié)果可以達(dá)到要求，就可以進(jìn)行下一步的設(shè)計(jì)工作。電路的參數(shù)選擇和電路設(shè)計(jì)及仿真結(jié)果有很大的關(guān)系，在設(shè)計(jì)工作及仿真驗(yàn)證完成以后，并不能直接將工作交給生產(chǎn)廠商進(jìn)行制造，而是需要提前按照設(shè)計(jì)情況來畫出可以表示電路結(jié)構(gòu)的電路幾何圖形，并按照驗(yàn)證規(guī)則和要求來進(jìn)行設(shè)計(jì)與線路圖的一致性驗(yàn)證[5]。這里要注意的一點(diǎn)是，必須要關(guān)注模擬集成電路設(shè)計(jì)和寄生參數(shù)選擇的關(guān)聯(lián)。很多時(shí)候即使仿真結(jié)果符合要求，也必須調(diào)整參數(shù)或調(diào)整電路基本結(jié)構(gòu)，以保證電路設(shè)計(jì)的有效性。同時(shí)對(duì)于電路性能要求高的情況而言，還需要通過進(jìn)行多次仿真測試的方式來驗(yàn)證整個(gè)電路結(jié)構(gòu)，直至電路結(jié)構(gòu)符合要求。

3.2 數(shù)字電路設(shè)計(jì)流程

電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation，EDA）是設(shè)計(jì)數(shù)字電路過程中必不可少的部分，大部分的數(shù)字電路設(shè)計(jì)過程都是靠人工和自動(dòng)化兩個(gè)方面結(jié)果來完成的。系統(tǒng)設(shè)計(jì)過程中往往都需要依據(jù)系統(tǒng)的具體架構(gòu)和模塊來進(jìn)行設(shè)計(jì)。因此，實(shí)際應(yīng)用中需要將系統(tǒng)進(jìn)行模塊劃分，同時(shí)應(yīng)用中還需要充分考慮具體的模塊設(shè)計(jì)時(shí)間順序。實(shí)際設(shè)計(jì)中需要根據(jù)設(shè)計(jì)框架圖來進(jìn)行設(shè)計(jì)，對(duì)于設(shè)計(jì)規(guī)模較大的情況而言，還需要建立對(duì)應(yīng)的模型進(jìn)行仿真檢查，以確保設(shè)計(jì)線路的合理性。在設(shè)計(jì)過程中，通過硬件描述語言來對(duì)電路模塊進(jìn)行處理的過程，就是RTL抽象層次設(shè)計(jì)過程，應(yīng)用時(shí)還可以保證在硬件上的可應(yīng)用性。設(shè)計(jì)和仿真能夠保證RTL描述功能中無時(shí)序和邏輯問題出現(xiàn)，還可以把門延遲運(yùn)用到RTL電平仿真中來完成門級(jí)仿真，實(shí)際運(yùn)用中還需要保證約束文件內(nèi)部對(duì)應(yīng)記錄的芯片工況和設(shè)計(jì)標(biāo)準(zhǔn)的正確性，進(jìn)而保證合成結(jié)果。合成過程中，還應(yīng)該根據(jù)連線負(fù)載模型來獲得標(biāo)準(zhǔn)單位延遲，完成以上操作結(jié)果以后，在門級(jí)網(wǎng)表上自動(dòng)布線，布局和布線過程中要注意控制芯片面積及布線總長，以保證電氣性能。

3.3 數(shù)字模擬混合電路的具體內(nèi)容

3.3.1 數(shù)字模擬混合電路仿真設(shè)計(jì)

因?yàn)殡娐吩O(shè)計(jì)過程中會(huì)有很多不同的抽象層次設(shè)計(jì)，所以要求數(shù)字模擬混合電路仿真設(shè)計(jì)時(shí)必須考慮抽象層次問題，實(shí)際的電路結(jié)構(gòu)設(shè)計(jì)必須能夠?qū)崿F(xiàn)對(duì)所有混合電路抽象層次的仿真。雖然在數(shù)字集成電路及模擬集成電路的設(shè)計(jì)工作開展時(shí)，數(shù)字模擬電路已經(jīng)可以在系統(tǒng)級(jí)、RTL級(jí)、門級(jí)和開關(guān)晶體管級(jí)等抽象層次進(jìn)行仿真驗(yàn)證過程。但是因?yàn)槟M集成電路設(shè)計(jì)技術(shù)效果不夠先進(jìn)，采用的設(shè)計(jì)手段和工具也存在很多的局限性，使得模擬電路系統(tǒng)的兼容性不佳，尤其是與數(shù)字集成電路相比較，依然存在很大的差距[6]。目前，數(shù)字模擬混合電路仿真都是分別在各抽象層次上進(jìn)行數(shù)字電路與模擬電路的仿真，然后利用同步信號(hào)轉(zhuǎn)換的方式來對(duì)數(shù)字電路、模擬電路的仿真結(jié)果進(jìn)行分析。其中，數(shù)字模擬混合電路仿真的效率和結(jié)果準(zhǔn)確性取決于模擬電路仿真過程。

3.3.2 數(shù)字模擬混合電路物理設(shè)計(jì)

實(shí)際數(shù)字模擬混合電路設(shè)計(jì)中并不能完全實(shí)現(xiàn)自動(dòng)化。目前數(shù)字電路基本可以通過自動(dòng)化工藝來實(shí)現(xiàn)，但是模擬電路設(shè)計(jì)中往往更多需要人員來參與設(shè)計(jì)。因此，數(shù)字模擬混合集成電路的物理設(shè)計(jì)過程中需要在數(shù)字電路模塊中安排模擬電路，并在里面獲得對(duì)應(yīng)的物理信息，方便后期電路設(shè)計(jì)工作的開展。實(shí)際工作中，可以利用電路設(shè)計(jì)自動(dòng)化工具來進(jìn)行對(duì)應(yīng)的模擬電路模塊布局。最后，要保證數(shù)字模擬混合電路設(shè)計(jì)和物理情況的相符性，需要依據(jù)數(shù)字電路后端處理來進(jìn)行數(shù)?；旌想娐凡季衷O(shè)計(jì)及物理驗(yàn)證過程。具體的數(shù)?；旌想娐肺锢斫Y(jié)構(gòu)設(shè)計(jì)過程中，還可以使用下面的方法來進(jìn)行模擬電路模塊設(shè)計(jì)安排。一般模擬電路模塊處于數(shù)字模擬混合芯片的邊角位置，其設(shè)計(jì)應(yīng)該靠近I/O位置，這樣設(shè)計(jì)的最終目的就是控制減少布線長度。而遇到模擬電路模塊噪聲問題時(shí)，還需要利用多層保護(hù)環(huán)的方式來進(jìn)行隔離，同時(shí)注意電路模塊與其他敏感電路的距離要足夠長，距離噪聲源要遠(yuǎn)，避免模塊相互間及噪聲對(duì)其造成的干擾和影響。

4 結(jié) 論

集成電路設(shè)計(jì)過程中對(duì)應(yīng)的部件尺寸變小，技術(shù)更加精密，給技術(shù)改進(jìn)和提升提出了更多的要求。因此，從業(yè)人員必須對(duì)數(shù)字模擬混合信號(hào)集成電路設(shè)計(jì)技術(shù)進(jìn)行深層次的研究和討論，為技術(shù)的進(jìn)一步改進(jìn)提出優(yōu)化建議，以推動(dòng)我國集成電路設(shè)計(jì)技術(shù)的發(fā)展。