基于高肖特基勢壘的高導通電流隧穿場效應晶體管

趙瑞英，靳曉詩

（沈陽工業(yè)大學信息科學與工程學院，沈陽 110870）

1 引言

多柵MOSFET[1]在小于30 nm技術節(jié)點中有出色的表現(xiàn)，它需要使用昂貴的毫秒退火技術來實現(xiàn)納米尺度的突變結。SB-MOSFET形成淺肖特基勢壘而不是MOSFET的PN結勢壘[2]。金屬源漏（S/D）架構的優(yōu)勢在于放松傳統(tǒng)植入S/D的嚴格限制[3]，對于P型SB-MOSFET，價帶空穴的肖特基勢壘高度遠小于導帶電子。對于較淺的肖特基勢壘高度，熱電子發(fā)射電流總是小于理想的0 eV勢壘高度，此外SB-MOSFET的亞閾值擺幅大于60 mV/dec，用簡單的勢映射方法可證明亞閾值擺幅不能通過肖特基勢壘而不考慮其他物理機制，如帶帶隧穿[4]。盡管SBMOSFET在納米級工藝中比傳統(tǒng)MOSFET更容易制造，但這些物理機制也會導致性能下降，如較低的開關電流比和正反向電流比。在新開發(fā)的器件中，TFET最具代表性，它利用帶帶隧穿作為電流傳導機制，可以實現(xiàn)低亞閾值擺幅[5]，但要實現(xiàn)更小的亞閾值擺幅，TFET中也必須形成與MOSFET類似的突變結[6]。其電流驅動能力也比MOSFET差很多，在反向偏置狀態(tài)下，帶帶遂穿誘導的漏電流會明顯增大，甚至比正向電流大。為此，提出一種基于高肖特基勢壘輔助柵的隧穿場效應晶體管：HSB-BTFET[7]。然而，由于帶帶隧穿是HSB-BTFET的主要電流產(chǎn)生機制，與其他類型的TFET類似，形成了高的源漏阻抗，正向導通電流受到嚴重限制。在不引起集成退化的情況下顯著提高正向導通電流，進而提出一種高導通電流垂直源漏接觸高肖特基勢壘H型柵和輔助柵控制雙向隧道場效應晶體管：HOSC-HSBBTFET。

2 HOSC-HSB-BTFET器件結構

為了在不增加任何額外芯片面積的情況下有效增加源漏接觸面積，源和漏接觸被深深插入硅體，從而最大限度擴大接觸面積。通過帶帶隧穿現(xiàn)象，接觸面積的最大化，增加了在相同電壓下產(chǎn)生的電子-空穴對的數(shù)量，并且可以產(chǎn)生更高的開態(tài)電流。與HSB-TFET相比，HOSC-HSB-BTFET可以實現(xiàn)更高的集成度、更低的亞閾值擺幅、更小的反向偏置漏電流、更高的開態(tài)電流和開關電流比。

HOSC-HSB-BTFET器件結構如圖1所示。如圖1(a)和圖1(b)所示，器件結構對稱，源漏區(qū)可互換。主控柵呈H型，從三個方向控制源漏附近的硅，加強了對源漏的控制。硅被刻蝕成U型結構，通過再次對硅體兩側進行刻蝕，將源極和漏極插入U型硅兩側垂直部分的一定高度。輔助柵呈現(xiàn)倒U型結構，類似于自對準雙柵場效應晶體管的柵結構，控制U型硅體底部水平部分的三面。

圖1 新設計HOSC-HSB-BTFET結構示意圖

圖中，L和Lh分別為U型硅沿源-漏方向垂直和水平部分的長度；W是U型硅橫向部分的寬度；LSD和WSD分別為源漏接觸的長度和寬度；hsd為源漏接觸的高度；H和hc是U型硅的水平和垂直部分的高度；tox是柵氧化層的厚度；tag是輔助柵的厚度；Lag為輔助柵寬度；hMG為主控柵高度；tsp為主控柵與輔助柵的間距。

考慮到亞閾值擺幅可以通過在尖銳金屬結上的帶帶隧穿獲得，因此在源區(qū)和漏區(qū)都形成了基于金屬結的高肖特基勢壘。一般來說，SB-MOSFET產(chǎn)生熱電子發(fā)射電流通過一個相對較低的肖特基勢壘作為正向電流供應的物理機制。HOSC-HSB-BTFET在帶隙中心附近形成較高的高肖特基勢壘。這在很大程度上阻斷肖特基勢壘熱離子發(fā)射電流。它增加了帶帶遂穿電流的產(chǎn)生，作為設備的開啟機制?？紤]到隧穿電流的總量與可發(fā)生隧穿效應的硅區(qū)的總體積以及隧穿區(qū)電場的大小有關，隧穿區(qū)應設計得盡可能大。通道部分采用凹槽結構，為U型通道。針對HOSC-HSB-BTFET，設計了插入式源漏接觸，通過增大隧穿區(qū)域的有效面積，實現(xiàn)載流子最大化，保證源漏距離相對較大，有效防止反向漏電流。

通過增加U型硅區(qū)垂直部分的高度，在不增加器件占用總芯片面積的情況下，可以大幅度增加隧道層的總體積。倒U型輔助柵控制了載流子在器件中心通道的流動。U型硅區(qū)域的水平部分允許電子通過并阻止空穴流過。

3 與HSB-BTFET特性比較

所提出的HOSC-HSB-BTFET的特性已通過SILVACO Tools的器件模擬[8]進行了驗證。為驗證器件的性能，對新提出的HOSC-HSB-BTFET和HSBBTFET進行比較。HSB-BTFET結構示意圖如圖2所示。

圖2 HSB-BTFET結構示意圖

在相同的仿真環(huán)境下比較兩者IDS-VGS轉移特性，比較結果如圖3所示。

圖3 轉移特性曲線比較

由圖3可見，HSB-BTFET的溝道高度為5 nm，HOSC-HSB-BTFET硅溝道垂直部分的高度為1μm。與HSB-BTFET相比，HOSC-HSB-BTFET在低柵壓區(qū)和反向柵壓區(qū)具有更低的電流，從而導致了更低的靜態(tài)功耗和更低的反向漏電流。同時，在正向柵偏置區(qū)，HOSC-HSB-BTFET產(chǎn)生了更高的開態(tài)電流，從1×10-7A增加到8×10-6A以上。開態(tài)電流增加約80倍，亞閾值擺幅降低到30 mV/dec。與HSBBTFET相比，HOSC-HSB-BTFET具有更低的亞閾值擺幅和更高的開關電流比。

兩種器件在關態(tài)下硅體內(nèi)的一維電流密度分布曲線的比較結果如圖4所示。由圖中可見，HSBBTFET的電流密度最大值比HOSC-HSB-BTFET的電流密度低近3個數(shù)量級。在相同VGS電壓下，與HSB-BTFET相比，HOSC-HSB-BTFET更容易導通。

圖4 一維電流密度分布曲線比較

4 關鍵參數(shù)影響分析

圖5給出了不同垂直溝道高度的HOSC-HSBBTFET的轉移特性曲線。垂直溝道高度從50 nm到1μm不等。隨著垂直溝道高度的增加，同一柵偏壓下正向導通電流變大，由于垂直溝道高度增加，源漏與硅的接觸面積增大，發(fā)生隧穿效應的硅區(qū)總體積增大，總隧穿電流增大，導致源漏與硅界面處正向導通電流增大。此處，反向漏電流變化不明顯，由于源漏接觸沒有直接插入到硅體底部，因此在主控柵和輔助柵之間保持一定距離，有效降低了反向柵偏置狀態(tài)下硅體內(nèi)最大電場強度，防止主控柵和輔助柵之間區(qū)域由帶帶隧穿產(chǎn)生漏電流。隨著垂直高度的增加，有效溝道長度增加，越來越多的載流子通過，電流密度增大，但不是無限的。當垂直溝道高度在510 nm以上時，正向電流無明顯增加，此后存在一個最優(yōu)的垂直溝道高度值，建議在1μm左右。

圖5 不同垂直溝道高度的轉移特性曲線

5 結束語

新提出的HOSC-HSB-BTFET，與HSB-BTFET相比，表現(xiàn)出更高的開態(tài)電流和更低的反向漏電流，傳輸特性要好得多。通過比較HOSC-HSB-BTFET在不同垂直溝道高度下的傳輸特性，并分析在不同垂直溝道高度下的電流密度，可以得知隨著垂直溝道高度的增加，器件具有更高的開態(tài)電流。HOSCHSB-BTFET可以實現(xiàn)較高的開態(tài)電流、較低的反向偏壓柵致漏電流、較低的亞閾值擺幅和較高的開關電流比，具有優(yōu)越的性能表現(xiàn)和較高的應用價值。