基于DRFM 的干擾機(jī)設(shè)計(jì)與實(shí)現(xiàn)

王 媛，高俊姣

（南京電子技術(shù)研究所，江蘇 南京 210039）

0 引言

目前，電磁干擾環(huán)境越來越惡劣。采用復(fù)雜脈內(nèi)調(diào)制技術(shù)的現(xiàn)代新型雷達(dá)[1]，對(duì)目標(biāo)的識(shí)別、檢測(cè)跟蹤速度和能力比較強(qiáng)。傳統(tǒng)干擾機(jī)的缺點(diǎn)是：對(duì)復(fù)雜脈間調(diào)制雷達(dá)的干擾效果較差，干擾信號(hào)種類較少，難以在惡劣的電磁干擾環(huán)境下生存。

利用數(shù)字射頻存儲(chǔ)（Digital Radio Frequency Memory，DRFM）技術(shù),經(jīng)過適當(dāng)?shù)难舆t處理，產(chǎn)生的干擾信號(hào)與原始雷達(dá)信號(hào)非常接近?；诟咚倌M數(shù)字轉(zhuǎn)換器件和存儲(chǔ)模塊，通過現(xiàn)場(chǎng)可編程復(fù)雜邏輯控制單元（Field Programmable Gate Array，F(xiàn)PGA）靈活地調(diào)制信號(hào)，能夠根據(jù)工作需要產(chǎn)生更為有效的干擾樣式，使得干擾機(jī)的干擾樣式更為豐富。

1 結(jié)構(gòu)設(shè)計(jì)

干擾機(jī)結(jié)構(gòu)設(shè)計(jì)包括機(jī)箱及機(jī)箱內(nèi)各單元模塊設(shè)計(jì)。干擾機(jī)箱包含電源模塊、干擾產(chǎn)生模塊及接口模塊等。干擾產(chǎn)生模塊和接口模塊上方有電源指示燈、狀態(tài)指示燈，下方有JTAG 下載口。

2 工作原理及信號(hào)模型

干擾機(jī)主要由干擾產(chǎn)生模塊和接口模塊組成。干擾機(jī)所需的時(shí)鐘信號(hào)、檢波信號(hào)、輸入中頻信號(hào)均由射頻綜合模塊提供，定時(shí)控制命令由雷控光纖傳輸給接口模塊。

干擾機(jī)主要完成以下功能：

（1）干擾產(chǎn)生模塊，產(chǎn)生射頻綜合模塊所需的控制信號(hào)，針對(duì)雷達(dá)控制命令產(chǎn)生系統(tǒng)所需不同樣式的欺騙干擾信號(hào)；

（2）接口模塊，接收控制與顯示分系統(tǒng)送來的指令和定時(shí)信號(hào)，經(jīng)過處理，發(fā)送給干擾產(chǎn)生模塊。

2.1 數(shù)字射頻存儲(chǔ)器工作原理

隨著大規(guī)模復(fù)雜邏輯控制單元和高速模擬數(shù)字器件的不斷發(fā)展，在電子情報(bào)分析與仿真和電子對(duì)抗領(lǐng)域，數(shù)字射頻存儲(chǔ)技術(shù)的作用越來越重要。數(shù)字射頻存儲(chǔ)器DRFM[2]（Digital Radio Frequency Memories）可以儲(chǔ)存復(fù)雜調(diào)制的雷達(dá)信號(hào)波形，經(jīng)過處理產(chǎn)生的干擾信號(hào)與原始雷達(dá)信號(hào)非常接近。根據(jù)控制指令對(duì)原始雷達(dá)信號(hào)進(jìn)行一定的延時(shí)和調(diào)制，能夠產(chǎn)生更多的欺騙干擾樣式，可以對(duì)多個(gè)威脅目標(biāo)進(jìn)行抗衡。數(shù)字射頻存儲(chǔ)器的原理如圖1所示。

圖1 數(shù)字射頻存儲(chǔ)器DRFM 原理框圖

數(shù)字射頻存儲(chǔ)器用于存儲(chǔ)原始雷達(dá)信號(hào)，根據(jù)讀寫控制指令對(duì)存儲(chǔ)的雷達(dá)信號(hào)進(jìn)行多次提取。原始雷達(dá)中頻輸入信號(hào)經(jīng)過模數(shù)變換器轉(zhuǎn)換成數(shù)字信號(hào)，數(shù)字信號(hào)送到復(fù)雜邏輯控制單元，按照雷控指令將數(shù)字信號(hào)送給存儲(chǔ)模塊，經(jīng)過適當(dāng)?shù)难訒r(shí)，再將存儲(chǔ)模塊的數(shù)據(jù)傳輸給數(shù)模變換器，最終變換成模擬信號(hào)輸出。

FPGA[3]是DRFM 模塊中最重要的器件，它能夠?qū)Ω咚俚牟蓸訑?shù)據(jù)進(jìn)行存儲(chǔ)，產(chǎn)生復(fù)雜的延遲控制邏輯信號(hào)，其功能參數(shù)配置可以根據(jù)需要現(xiàn)場(chǎng)更改，使工作模式的配置變得更加靈活。

2.2 信號(hào)模型

欺騙干擾能夠根據(jù)接收到的雷達(dá)信號(hào)，模擬該信號(hào)的回波特性，使對(duì)方雷達(dá)獲得失實(shí)目標(biāo)信息，增大雷達(dá)自動(dòng)跟蹤系統(tǒng)誤差，使其作出錯(cuò)誤判斷。欺騙干擾部分需要接收雷控的干擾指令，并產(chǎn)生系統(tǒng)所需的欺騙干擾樣式。

下面對(duì)使用頻率較高的密集假目標(biāo)、靈巧噪聲、多假目標(biāo)干擾和速度拖引干擾樣式分別進(jìn)行介紹。

2.2.1 密集假目標(biāo)

密集假目標(biāo)借助卷積的思想，通過對(duì)雷達(dá)信號(hào)進(jìn)行“延時(shí)、疊加”實(shí)現(xiàn)，其中每一級(jí)信號(hào)可靈活控制相應(yīng)的多普勒頻率和功率，同時(shí)也可控制延時(shí)單元實(shí)現(xiàn)不同的延遲時(shí)間。

假目標(biāo)個(gè)數(shù)為n，輸出干擾信號(hào)為Y(n)，原始雷達(dá)信號(hào)為S(n)，第i（i=0,1,…,n）個(gè)假目標(biāo)的延遲時(shí)間為di，第i個(gè)假目標(biāo)的調(diào)制幅度為Ai。對(duì)原始雷達(dá)信號(hào)進(jìn)行一定的延時(shí)和加法運(yùn)算，得到輸出干擾信號(hào)為：

2.2.2 靈巧噪聲

現(xiàn)代干擾機(jī)能夠靈活自由地調(diào)制雷達(dá)信號(hào)[4]，可以根據(jù)需要產(chǎn)生多種樣式的干擾信號(hào)，從而有效抗衡脈內(nèi)、脈間調(diào)制雷達(dá)信號(hào)波形，此類干擾信號(hào)稱為靈巧噪聲。對(duì)切片后的雷達(dá)脈沖信號(hào)采用窄帶噪聲調(diào)制，便可得到靈巧噪聲信號(hào)。

式中：n(t)為高斯白噪聲，x(t)為雷達(dá)發(fā)射信號(hào)。它們經(jīng)過卷積運(yùn)算，得到輸出靈巧噪聲信號(hào)為j(t)。

式中：x*(-t)為匹配濾波器的響應(yīng)函數(shù)，jr(t)為干擾信號(hào)脈壓后的輸出。

2.2.3 多假目標(biāo)干擾

通過在一個(gè)脈沖周期T內(nèi)不斷重復(fù)讀雷達(dá)存儲(chǔ)信號(hào)，可以實(shí)現(xiàn)多個(gè)規(guī)律相同的假目標(biāo)。通過對(duì)DRFM[5]模塊的讀寫控制，能夠產(chǎn)生多假目標(biāo)干擾。下面介紹三個(gè)重要的控制信號(hào)。

（1）工作使能信號(hào)。該信號(hào)的優(yōu)先級(jí)為最高，只有在工作使能信號(hào)有效的情況下，其他信號(hào)才能有效使用。

（2）寫控制信號(hào)。當(dāng)此控制信號(hào)有效后，模擬變數(shù)字轉(zhuǎn)換后的采樣數(shù)據(jù)就被數(shù)字射頻存儲(chǔ)器寫入存儲(chǔ)模塊中。

（3）讀控制信號(hào)。該信號(hào)有效時(shí)，模塊中存儲(chǔ)的數(shù)據(jù)就被數(shù)字射頻存儲(chǔ)器讀取出來，經(jīng)過數(shù)字變模擬變換成模擬信號(hào)。

控制模塊之所以能夠在一個(gè)重復(fù)周期內(nèi)產(chǎn)生多個(gè)不一樣延遲的射頻信號(hào)，是因?yàn)楫a(chǎn)生的讀寫信號(hào)延遲不一樣，這樣才能實(shí)現(xiàn)多目標(biāo)欺騙干擾有不同的距離。

2.2.4 速度拖引

針對(duì)跟蹤檢測(cè)雷達(dá)，采用速度拖引方式進(jìn)行干擾。同樣，速度信息雷達(dá)也采用此類干擾，可以取得較好的干擾效果。

如果干擾機(jī)對(duì)接收到的原始雷達(dá)信號(hào)采用對(duì)應(yīng)規(guī)律調(diào)制的多譜勒頻率，通過功率放大器輻射出去，就會(huì)得到一個(gè)大功率、頻率漸變的多譜勒目標(biāo)回波，用于破壞雷達(dá)的正常速度跟蹤。

直接數(shù)字式頻率合成器（Direct Digital Synthesizer，DDS）是速度拖引[6]的核心部分，通過上下混頻相結(jié)合的方式，就可以將設(shè)置的多譜勒頻率數(shù)據(jù)疊加到輸入頻率上。

3 實(shí)現(xiàn)途徑

3.1 實(shí)現(xiàn)原理

欺騙干擾的實(shí)現(xiàn)原理為：主控通過雷控光纖將控制指令送給接口模塊，接口模塊在接收后解析命令，之后下達(dá)指令、參數(shù)給干擾產(chǎn)生模塊；干擾產(chǎn)生模塊的數(shù)字信號(hào)處理器（Digital Signal Process，DSP）根據(jù)相關(guān)參數(shù)，通過算法產(chǎn)生欺騙調(diào)制參數(shù)，將欺騙參數(shù)疊加到存儲(chǔ)的原始數(shù)據(jù)上，最后將欺騙干擾數(shù)據(jù)送給高速D/A（數(shù)模）轉(zhuǎn)換器來產(chǎn)生欺騙干擾信號(hào)。欺騙干擾樣式的實(shí)現(xiàn)方式為高密度假目標(biāo)并行卷積算法和高速并行數(shù)字AGC 算法。

3.2 分析計(jì)算

欺騙干擾選用2 GHz 的基準(zhǔn)頻率能夠產(chǎn)生1～2 GHz 的信號(hào)，系統(tǒng)所需最大多普勒頻偏為±500 kHz，即1 MHz 的偏移量。按最小偏移1 Hz計(jì)算，需要DDS 控制位數(shù)為：

因此，DDS 控制模塊相位累加器位寬應(yīng)大于等于30 位，才能滿足最小偏移1 Hz 的設(shè)計(jì)要求。本設(shè)計(jì)使用32 位控制模塊，滿足要求。

系統(tǒng)所需模擬的目標(biāo)最大脈寬為4 000 μs，即最大存儲(chǔ)深度為4 000 μs。輸入信號(hào)采樣位數(shù)按16 bit 來計(jì)算，采樣頻率為2 GHz，所以4 000 μs 所需存儲(chǔ)的數(shù)據(jù)容量為：

因此，選用的外部存儲(chǔ)器的存儲(chǔ)容量必須大于128 Mbit 才能滿足系統(tǒng)要求。本設(shè)計(jì)使用256 Mbit存儲(chǔ)器，滿足要求。

欺騙干擾產(chǎn)生模塊使用高密度假目標(biāo)并行卷積算法和高速并行數(shù)字AGC 算法，卷積模式采用16×16 模式，估算需要資源2 472 個(gè)乘法器和16 560 kbit 的存儲(chǔ)單元。本文采用的芯片為5SGSMD 系列，其乘法器資源和存儲(chǔ)單元資源完全可以滿足系統(tǒng)的資源需求。

3.3 實(shí)驗(yàn)結(jié)果

采用上面介紹的實(shí)現(xiàn)原理和分析計(jì)算方法，實(shí)現(xiàn)的多假目標(biāo)干擾效果如圖2 所示。

圖2 多假目標(biāo)干擾效果圖

圖2 中，上面信號(hào)波形代表假目標(biāo)，下面信號(hào)波形代表真實(shí)目標(biāo)，假目標(biāo)數(shù)量為9 個(gè)。通過控制模塊能夠?qū)倌繕?biāo)個(gè)數(shù)等參數(shù)進(jìn)行靈活改變，干擾效果與真實(shí)目標(biāo)非常接近。根據(jù)數(shù)字射頻存儲(chǔ)器DRFM 模塊產(chǎn)生的讀寫控制信號(hào)，可以對(duì)假目標(biāo)的運(yùn)動(dòng)速度、加速度及初始距離等主要參數(shù)進(jìn)行精準(zhǔn)設(shè)置，可以根據(jù)需要對(duì)假目標(biāo)的個(gè)數(shù)進(jìn)行靈活改變[7]。

4 結(jié)語

本文從干擾機(jī)的組成出發(fā)，應(yīng)用數(shù)字射頻存儲(chǔ)器DRFM 技術(shù)，建立了欺騙干擾信號(hào)模型。此欺騙干擾信號(hào)模型的通用性比較強(qiáng)，可以涵蓋目前使用的多數(shù)常見欺騙干擾樣式。根據(jù)控制信號(hào)能夠改變欺騙干擾信號(hào)模型的參數(shù)，產(chǎn)生更多的干擾樣式，極大地豐富了干擾機(jī)的干擾樣式。仿真實(shí)驗(yàn)證明，利用該方法實(shí)現(xiàn)的欺騙干擾具有三個(gè)顯著優(yōu)點(diǎn)：假目標(biāo)與真實(shí)目標(biāo)非常接近，干擾效果好，假目標(biāo)個(gè)數(shù)等參數(shù)可以根據(jù)需要隨機(jī)改變，對(duì)于工程實(shí)踐具有較強(qiáng)的指導(dǎo)意義。