一種大間距短波線列紅外探測器用讀出電路的設(shè)計

王海先,岳冬青,袁 媛,楊斯博,王 靜

(中國電子科技集團公司第十一研究所,北京 100015)

1 引 言

短波紅外探測器可以實現(xiàn)對微弱信號的探測,能夠應(yīng)用到海洋氣象預(yù)報,海洋環(huán)境監(jiān)測、資源開發(fā)等領(lǐng)域中。本文介紹一種可應(yīng)用于海洋探測的大像元間距短波線列碲鎘汞紅外探測器用讀出電路的設(shè)計,這款探測器的像元面積為180 μm×180 μm,像元中心間距360 μm,本電路是將兩個短波譜段的讀出電路集成在一起設(shè)計,陣列規(guī)模為80×6×2,每個譜段設(shè)計有一個信號輸出通道,且每譜段都有一個獨立的控制端口,用于給讀出電路提供控制信號,如線列掃描方向、增益選擇、盲元替代等控制信號,每譜段電路積分時間設(shè)計為獨立可調(diào)節(jié)。版圖設(shè)計完成后,進行了電路后仿真,通過對寄生參數(shù)提取及反標(biāo)注后的再仿真結(jié)果對電路和版圖做了優(yōu)化處理,文章最后給出了電路實際測試結(jié)果。

2 電路設(shè)計

讀出電路設(shè)計工藝選擇的是0.35 μm 2P4M。圖1給出80×6×2規(guī)模的線列讀出電路模擬通道原理框圖。針對短波電路的特點,像素級采用的是CTIA(電容跨阻放大器)輸入方式,像素級輸出的信號首先要完成盲元替代和雙向掃描功能,然后經(jīng)過采樣保持之后進入TDI(時間延遲積分)電路,本電路中每個像元設(shè)計有兩級TDI,一列有6個像元,所以整個列通道共有11級TDI,80×6的陣列由80個圖1所示的單通道電路構(gòu)成,最后經(jīng)過多路選通控制的列運放輸出到緩沖放大器輸出。

圖1 模擬通道原理框圖Fig.1 The schematic diagram of analog channel

2.1 輸入級

本款讀出電路是要對短波微弱信號進行處理,因此輸入級采用了CTIA(電容跨阻放大器)結(jié)構(gòu),見圖2。 CTIA的輸入阻抗與紅外探測器的光電流相對獨立,二者幾乎不相關(guān),因此CTIA方式下的電路能為紅外探測器提供精準(zhǔn)的偏置電壓而不受探測器光電流的影響,這樣能使光電流幾乎全部累積在積分電容上,防止了電荷積分在探測器的電容上。由于CTIA積分電容器的密勒效應(yīng),使積分電容能做的很小,能獲得高增益,因此適合微弱信號的處理應(yīng)用,密勒效應(yīng)是指在反相放大器的輸入端和輸出端之間的電容由于放大器的放大作用,其等效電容值會擴大(1+A)倍(A為運放的放大倍數(shù))[1]。為了兼顧大信號的處理能力,輸入級采用了多級增益可調(diào)方式,增益調(diào)整通過一個串行端口來控制實現(xiàn)。

圖2 增益可調(diào)CTIA輸入級Fig.2 CTIA input stage circuit with adjustable gain

輸入級電路在設(shè)計時需要重點考慮噪聲和穩(wěn)定性問題。在 CTIA 結(jié)構(gòu)中,噪聲源主要來自于差分放大器的輸入晶體管,差分放大器容易引起失調(diào)電壓的增大,也容易引起不需要的信號的漂移和補償,當(dāng)運放的增益比較低時,不能對 KTC 噪聲進行很好的抑制,這是由于運算放大器增益低的時候會使探測器上的偏壓不穩(wěn)定導(dǎo)致噪聲增大,使得信噪比(SNR)降低,因此設(shè)計CTIA輸入級一般需要采用增益在 300 以上的運放。

因為本電路適用的碲鎘汞紅外探測器單元面積較大,為適應(yīng)探測器大結(jié)電容的特性,要將運放的增益設(shè)計的足夠大,才能保證輸入級電路工作穩(wěn)定。為此我們設(shè)計了圖3所示的折疊共源共柵運放,設(shè)計增益為90 dB,為大結(jié)電容進行了足夠的冗余設(shè)計,每個CTIA運放的功耗設(shè)計值為20 μW,噪聲設(shè)計值為0.14 mV。圖4和圖5分別給出了CTIA運放的穩(wěn)定性和噪聲的仿真結(jié)果。

圖3 CTIA運放示意圖Fig.3 CTIA op amp schematic

圖4 CTIA放大器穩(wěn)定性仿真Fig.4 Amplifier stability simulation of CTIA

圖5 CTIA放大器噪聲仿真Fig.5 Amplifier noise simulation of CTIA amplifier

2.2 列信號處理電路

列信號處理電路包括盲元替代與雙向掃描、TDI級、多路選通輸出級。盲元替代及雙向TDI掃描功能由用戶通過串行端口來控制。當(dāng)實現(xiàn)盲元替代功能時用特定電壓值替代盲元的靜態(tài)電平,同時在TDI中進行信號的增益補償。

TDI(時間延遲積分)是指在掃描方向上探測器某列上的不同像元在不同積分周期依次對同一個目標(biāo)進行信號讀取,然后在光機掃描系統(tǒng)的同步下將各像元的讀取信號進行累加,由此來實現(xiàn)對同一目標(biāo)的多次曝光,當(dāng)掃描方向上的所有像元都完成了對目標(biāo)信號的讀取之后,經(jīng)過存儲累加的信息被讀出[2]。

TDI電路由圖6所示的結(jié)構(gòu)組成,閉合S1、S3,斷開S2時為采樣狀態(tài),將輸入信號電壓保持到電容C1上,斷開S1、S3,閉合S2時為放大狀態(tài),將C1保持的信號電壓傳遞到C2上,由于B點電位被Vbais鉗位,所以VB=Vbias,Vout=Vbias+V1×C1/C2[3]。

圖6 TDI電路原理圖Fig.6 Schematic of TDI

綜上,一級TDI在一個積分周期內(nèi)完成了一次信號的讀取,信號進入下一級TDI。每個模擬通道共有11級TDI,短波應(yīng)用的情況下由于信號微弱,采用TDI累加平均的設(shè)計方法能保證6個像元的信號平均后不變,噪聲平均后變小,從而達到提高信噪比的目的。

電路輸出級考慮到功耗、電路面積、版圖布局等多方面的需求采用了兩級運放,如圖7所示由輸出列運放和輸出緩沖放大器共同構(gòu)成,工作頻率設(shè)計值為5 MHz,圖8為輸出級的信號建立時間仿真圖。其中輸出列運放經(jīng)多路選通開關(guān)選通逐列輸出80列的信號,輸出緩沖是讀出電路與外部的接口運放,驅(qū)動負載的能力設(shè)計為R≥100 kΩ,C≤20 pF。

圖7 輸出級示意圖Fig.7 Output stage schematic

圖8 輸出信號建立時間Fig.8 Established time of the output signal

2.3 數(shù)字控制電路

數(shù)字控制電路由時序生成和串行數(shù)據(jù)端口兩個模塊構(gòu)成,其中,串行數(shù)據(jù)端口模塊實現(xiàn)積分電容可調(diào)、雙向掃描、盲元尋址等功能,時序生成模塊則用來產(chǎn)生信號積分采樣以及信號延遲累加平均所需要的相關(guān)時序,如圖9所示。

圖9 數(shù)字控制脈沖時序Fig.9 Timing of digitally controlled pulses

2.4 版圖設(shè)計

每譜段讀出電路的輸出管腳采用的是單邊走線引出方式,版圖布局如圖10所示。兩譜段(短波1、短波2)電路采取上下鏡像放置,圖11是最終的版圖設(shè)計完成圖。

圖10 版圖布局示意圖Fig.10 Diagram of the layout

圖11 版圖設(shè)計完成圖Fig.11 Final layout design

2.5 電路仿真

電路設(shè)計過程中,要對輸入級、TDI級、輸出級組成的完整模擬通道進行仿真,驗證電路性能和功能。通道仿真采用前仿真和后仿真相結(jié)合的方式,經(jīng)過版圖和電路的優(yōu)化設(shè)計后,最終進行全電路的原理圖仿真。

2.5.1 線性度仿真

CTIA電路的積分線性度是單元電路中一項重要的技術(shù)指標(biāo)。CTIA結(jié)構(gòu)自身能夠克服由注入效率引起的非線性,本設(shè)計中采樣電容采用了大容值設(shè)計,以利于消除由寄生電容引入的非線性。線性度仿真選用了60 fF電容,積分時間為400 μs,探測器結(jié)阻抗1 GΩ,結(jié)電容700 fF,輸入電流從0～2.1 nA,掃描22個點,輸出信號見圖12。圖13是對掃描結(jié)果進行處理后得到的線性度擬合曲線,結(jié)果顯示在1.66～4.46 V的2.8 V的范圍內(nèi)線性度良好,其線性度高于99.8%。

圖12 對輸入信號進行掃描的輸出信號仿真結(jié)果Fig.12 The output signal simulation result of scanning the input signal

圖13 線性度仿真的擬合曲線Fig.13 The fitting curve of Linearity simulation

2.5.2 版圖后仿真

版圖設(shè)計完成之前對電路所做的仿真是理想情況下的仿真,版圖設(shè)計完成后我們提取MOS管之間的連線產(chǎn)生的分布電容和電阻,然后將提取的這些寄生參數(shù)反標(biāo)到電路網(wǎng)表中再進行仿真,這時的仿真叫做后仿真。后仿真是加入了寄生參數(shù)后對電路進行分析,能夠最大程度確保電路符合設(shè)計要求。

在本設(shè)計中通過后仿真的性能分析對電路的設(shè)計參數(shù)進行了優(yōu)化調(diào)整,如對模擬電路的版圖進行布局走線調(diào)整、對相關(guān)的數(shù)字控制脈沖加大了驅(qū)動、對敏感信號鋪設(shè)隔離層等等。

通過上述的優(yōu)化調(diào)整后對全電路設(shè)計進行了仿真,仿真積分時間為400 us,兩譜段積分電容分別采用了最小電容值15 fF和20 fF。每列中的6個像元輸入相同的光電流信號,80列的光電流各有不同,兩譜段的輸出信號如圖14所示,結(jié)果顯示電路工作正常,功耗和信號建立時間滿足設(shè)計要求。

圖14 全電路的仿真結(jié)果Fig.14 Simulation results of the whole circuit

3 電路測試分析

本電路基于0.35 μm 5V工藝設(shè)計完成,電路流片返回后分別進行了電路和混成芯片的詳細測試分析,電路功耗<50 mW,其中混成芯片在5 MHz工作頻率下測試60 fF積分電容的紅外探測器噪聲<0.5 mV,動態(tài)范圍大于70 dB,線性度大于99 %。圖15是20°黑體測試時的輸出電平(左)和信號(右),測試結(jié)果表明輸出信號均勻性良好。

圖15 探測器在20 ℃黑體下的測試值Fig.15 Test value of detector at 20 ℃ black body

4 結(jié) 論

本文詳細介紹了一款適應(yīng)大像元間距短波線列碲鎘汞紅外探測器讀出電路的設(shè)計情況,設(shè)計工藝選擇為0.35 μm 2P4M,工作電壓為+5 V。電路設(shè)計流片完成后經(jīng)互聯(lián)探測器的混成芯片測試,在5 MHz工作頻率下60 fF積分電容的噪聲<0.5 mV,功耗<50 mW,動態(tài)范圍大于70 dB,線性度大于99 %,輸出信號均勻性良好,電路滿足預(yù)期的設(shè)計要求,具有實用價值。