基于機(jī)載1394B總線采集系統(tǒng)的SIPI仿真激勵研究

于東哲

(中國飛行試驗(yàn)研究院 機(jī)載測試技術(shù)研究室，西安 710089)

0 引言

隨著航空總線網(wǎng)絡(luò)設(shè)計(jì)技術(shù)的發(fā)展，傳統(tǒng)的1553B總線由于傳輸速率低、網(wǎng)絡(luò)拓展空間低等因素的限制已不能滿足航空電子系統(tǒng)發(fā)展的需要，對密集型的航空電子系統(tǒng)進(jìn)行信息和功能融合的綜合航空電子化技術(shù)需求愈來愈強(qiáng)烈。進(jìn)入21世紀(jì)以來，美國采用MIL-1394總線作為數(shù)字飛控系統(tǒng)互聯(lián)和數(shù)據(jù)傳輸?shù)母咚倏偩€，軍用1394B總線的相關(guān)標(biāo)準(zhǔn)是在2006年以后發(fā)布的，IEEE-1394B 標(biāo)準(zhǔn)(SAE-AS5643)，即MIL-1394B總線標(biāo)準(zhǔn)，在2006 年進(jìn)行了發(fā)布和修訂，國內(nèi)稱之為軍用1394B總線標(biāo)準(zhǔn)，新型軍用1394B總線帶寬可以達(dá)到400 Mbps，最早出現(xiàn)在美國的F-35戰(zhàn)機(jī)上，F(xiàn)-35飛機(jī)對1394總線數(shù)據(jù)進(jìn)行了試飛測試。

航空電子系統(tǒng)發(fā)展突飛猛進(jìn)，機(jī)上系統(tǒng)對總線帶寬的需求持續(xù)增長，1394總線的數(shù)據(jù)速率從初代基礎(chǔ)上隨需求不斷提升，目前1394總線理論上支持最高3.2 Gbps的數(shù)據(jù)速率。當(dāng)1394總線速率不斷提升，信號完整性與電源完整性(SIPI, signal integrity and power integrity)問題越來越嚴(yán)重。飛行試驗(yàn)中，機(jī)載高速總線采集板卡功能受數(shù)據(jù)速率提升影響巨大，數(shù)據(jù)傳輸系統(tǒng)在高頻時往往出現(xiàn)與低頻截然不同的特性，出現(xiàn)包括反射、串?dāng)_、抖動等信號完整性與電源完整性問題。

為正確判斷試驗(yàn)機(jī)機(jī)上關(guān)鍵系統(tǒng)高速總線通訊準(zhǔn)確性，需要對機(jī)載1394B高速總線采集板卡進(jìn)行系統(tǒng)級的SIPI仿真來驗(yàn)證板卡的硬件傳輸性能，保證采集總線數(shù)據(jù)準(zhǔn)確性。本文對機(jī)載高速1394B總線采集板卡SIPI仿真中需要的最壞情況激勵進(jìn)行深入研究。首先研究機(jī)載1394B總線采集板卡存在的SIPI問題；其次分析最壞情況激勵產(chǎn)生機(jī)理；最后針對選通波占空比設(shè)計(jì)實(shí)驗(yàn)并分析實(shí)驗(yàn)數(shù)據(jù)得出結(jié)論。本文研究結(jié)果為機(jī)載1394B高速總線采集板卡的SIPI仿真關(guān)鍵技術(shù)，指導(dǎo)1394B總線采集邏輯設(shè)計(jì)，提供1394B總線采集故障排除思路。

1 傳統(tǒng)SIPI仿真存在的問題

信號完整性(SI,signal integrity)指信號在信號網(wǎng)絡(luò)傳輸后，時序與電平能否滿足接收端信號閾值要求。信號完整性問題包括反射、損耗、線間串?dāng)_、碼間串?dāng)_和抖動等，分布在傳輸線和傳輸起止點(diǎn)的各個部分。

電源完整性(PI, power integrity)指電源分配網(wǎng)絡(luò)(PDN, power delivery network)各點(diǎn)電平在傳輸電能過程中穩(wěn)定持續(xù)的問題。電源完整性問題包括電壓降、穩(wěn)壓器輸出紋波、同步開關(guān)噪聲、電磁輻射噪聲等。

在傳統(tǒng)的SIPI仿真中，將信號完整性(SI)和電源完整性(PI)作為兩部分別仿真，工程師針對SI和PI的仿真結(jié)果分別對信號路徑和電源分配網(wǎng)絡(luò)進(jìn)行SIPI優(yōu)化。隨電路集成度及多層堆疊水平提高，常規(guī)分析方式導(dǎo)致過度設(shè)計(jì)，且在同步開關(guān)噪聲作用下SI與PI密切相關(guān)，分開研究導(dǎo)致耦合效果缺失。SIPI聯(lián)合仿真在進(jìn)行SI仿真的同時參考PI的耦合效果，大大降低過度設(shè)計(jì)風(fēng)險(xiǎn)，節(jié)約仿真時間。在現(xiàn)有SI與PI仿真中，系統(tǒng)輸入激勵選擇范圍較固定，包括隨機(jī)碼、固定頻率方波和偽隨機(jī)二進(jìn)制碼(PRBS, pseudo-random binary sequence)等。以上激勵在仿真中無法全面體現(xiàn)系統(tǒng)的傳輸性能，尤其在SIPI聯(lián)合仿真中，常規(guī)激勵無法提供系統(tǒng)整體最壞的輸入情況。

在SI仿真中，常使用偽隨機(jī)碼作為能夠體現(xiàn)信號路徑SI性能的激勵，偽隨機(jī)碼的偽隨機(jī)性能全面體現(xiàn)系統(tǒng)信號線路的SI性能。在PI仿真中，使用具有電源網(wǎng)絡(luò)阻抗諧振頻率的方波作為激勵，根據(jù)同步開關(guān)噪聲原理，這種方波激勵的頻域分量在電源網(wǎng)絡(luò)阻抗諧振頻率處幅值很高，將在電源網(wǎng)絡(luò)中產(chǎn)生最大的電源噪聲。

在1394B總線采集模塊SIPI仿真中，考慮同步開關(guān)噪聲影響下的SIPI耦合，結(jié)合PRBS碼與電源網(wǎng)絡(luò)阻抗諧振頻率方波,產(chǎn)生初步的最壞情況激勵。但最壞情況激勵產(chǎn)生過程中的選通方波占空比需仿真研究確定。

2 1394B總線采集SIPI研究

在實(shí)際工作中，國際應(yīng)用較廣泛的某型號1394B總線采集板卡面對過高的1394B總線數(shù)據(jù)速率，在傳輸帶線及I/O口模擬設(shè)計(jì)層面存在串?dāng)_、反射、抖動及同步開關(guān)噪聲問題。

1)串?dāng)_：

串?dāng)_主要分為碼間串?dāng)_和線間串?dāng)_。

碼間串?dāng)_主要由于傳輸帶線寄生參數(shù)造成的高頻阻抗較高，使信號的高頻分量削弱。當(dāng)頻域中的高頻分量占比降低，在時域中就體現(xiàn)為信號效果延長，最終導(dǎo)致相鄰信號相連，無法判決中間數(shù)據(jù)性質(zhì)，形成信號內(nèi)碼值與碼值之間的串?dāng)_產(chǎn)生數(shù)據(jù)誤碼。

機(jī)載1394B采集板卡SIPI性能主要受到線間串?dāng)_影響。線間串?dāng)_原理如圖1，線間串?dāng)_由采集板卡信號傳輸帶線中，高速變化的電壓信號所引起的劇烈小范圍電磁場變化引起。在板卡實(shí)驗(yàn)中，觀察到的線間串?dāng)_波形尚未能對總線信號判決產(chǎn)生影響。其主要原因?yàn)椋翰杉K設(shè)計(jì)體積較大，擁有大量線間距裕值，有效減少線間串?dāng)_。線間串?dāng)_在未來高集成度低功耗采集模塊中，將產(chǎn)生大量SIPI問題。

圖1 線間串?dāng)_原理

2)反射：

在傳輸線設(shè)計(jì)中，寄生電容、寄生電感及其他寄生效應(yīng)產(chǎn)生傳輸線寄生阻抗。當(dāng)寄生參數(shù)在設(shè)計(jì)或工藝限制下在線上某點(diǎn)發(fā)生變化，則此點(diǎn)產(chǎn)生阻抗差值，信號在此點(diǎn)發(fā)生反射。

信號反射強(qiáng)度如公式所示，

(1)

式中,

V

與

V

分別為反射信號電壓與輸入信號電壓；

Z

與

Z

分別為阻抗變化前后的傳輸線特性阻抗。信號線阻抗不匹配時，可在接口處測得過沖或下沖波形；信號在傳輸線上來回反射時，則會產(chǎn)生振鈴現(xiàn)象如圖2所示。

圖2 振鈴現(xiàn)象

采集板卡的反射問題在端口端接電阻設(shè)計(jì)錯誤時，其產(chǎn)生的信號削弱與返回信號串?dāng)_尤其明顯，產(chǎn)生的信號過沖和下沖及后續(xù)的振鈴現(xiàn)象極影響信號判決。信號反射產(chǎn)生的振鈴問題可通過合理設(shè)置I/O端接電阻來解決。

3)同步開關(guān)噪聲：

同步開關(guān)噪聲(SSN, simultaneous switching noise)是多I/O數(shù)據(jù)傳輸系統(tǒng)的重要電源噪聲來源，其原理圖如圖3所示。圖中NMOS與PMOS組成IBIS規(guī)則的下的簡化I/O驅(qū)動器，輸出電路存在寄生電阻和寄生電感，并搭載負(fù)載電容，電源線路存在寄生電感和去耦電容。

圖3 SSN產(chǎn)生原理圖

SSN產(chǎn)生電源電壓波動有兩點(diǎn)要求：信號路徑存在開關(guān)狀態(tài)切換；電源網(wǎng)絡(luò)存在寄生電感等寄生參數(shù)。當(dāng)輸出信號由1變?yōu)?，PMOS打開，負(fù)載電容充電，產(chǎn)生經(jīng)過PMOS的由電源線路到負(fù)載電容的充電電流；當(dāng)輸入信號由0變?yōu)?，NMOS打開，負(fù)載電容放電，產(chǎn)生經(jīng)過NMOS的由負(fù)載電容到地的放電電流。充電電流在電源網(wǎng)絡(luò)中流過寄生電感與寄生電容，產(chǎn)生電源電壓噪聲。有時由于接地網(wǎng)絡(luò)設(shè)計(jì)不當(dāng)，放電電流引起電壓波動，產(chǎn)生地彈效應(yīng)。

(2)

式中，

V

為同步開關(guān)噪聲電壓，

N

為同時切換狀態(tài)的開關(guān)個數(shù)；

L

為電源網(wǎng)絡(luò)的寄生檔案；

i

為單個開關(guān)切換狀態(tài)時負(fù)載充電電流和瞬時導(dǎo)通電流的和；

t

為開關(guān)狀態(tài)切換時間。SSN電壓的幅值由開關(guān)個數(shù)、寄生電感感抗和電流變化沿斜率決定，頻率由系統(tǒng)輸入激勵決定。

1394B采集板卡的SSN問題造成高速總線信號對板卡電源平面供電質(zhì)量產(chǎn)生影響，是采集板卡進(jìn)行SIPI聯(lián)合仿真的重要原因。最壞情況激勵設(shè)計(jì)主要以SSN為切入點(diǎn)進(jìn)行設(shè)計(jì)。

3 總線最壞情況激勵機(jī)理分析

由于SSN在電路I/O接口中普遍存在，采集板卡電源平面中存在波形與總線信號相關(guān)的噪聲電壓波動。同時根據(jù)電源平面噪聲研究結(jié)果，電源平面存在寄生阻抗，且寄生阻抗存在諧振頻率，結(jié)合SSN噪聲原理可進(jìn)行最壞情況激勵設(shè)計(jì)。此最壞情況激勵作為電路SIPI性能仿真信號輸入，須同時考慮高速總線采集模塊的信號通路SI性能與電源通路PI性能，考慮兩者的耦合效應(yīng)，最終產(chǎn)生采集模塊可能處理的會產(chǎn)生全面SIPI性能影響的最壞輸入信號。

將PRBS碼與電源網(wǎng)絡(luò)阻抗諧振頻率方波結(jié)合以產(chǎn)生最壞情況激勵，在SIPI仿真中體現(xiàn)系統(tǒng)最壞的工作情況。利用選通方法作為兩種激勵的結(jié)合方式，當(dāng)具有電源網(wǎng)絡(luò)阻抗諧振頻率的方波(后稱選通方波)為低電平時保持低電平信號，當(dāng)選通方波為高電平輸出PRBS碼，最終產(chǎn)生具有更高低頻分量的PRBS碼。

當(dāng)激勵分別為選通方波、PRBS碼、最壞情況激勵時的仿真結(jié)果對比如圖4所示。此仿真環(huán)境中，數(shù)據(jù)速率2.4 Gbps，電源網(wǎng)絡(luò)阻抗諧振頻率120 MHz，仿真激勵長度設(shè)置為600 bits。

圖4 采用不同激勵下的DDR總線系統(tǒng)輸出眼圖

由圖4參數(shù)可知最壞情況激勵產(chǎn)生眼圖的眼寬比PRBS碼產(chǎn)生的眼寬減少4.7%(16.33 ps)，；最壞情況激勵產(chǎn)生眼圖的眼高比PRBS碼產(chǎn)生的眼高減少了19.9%(104 mV)。

這種選通產(chǎn)生的新激勵全面體現(xiàn)了總線系統(tǒng)的SIPI問題，但通過選通方式將兩種激勵進(jìn)行耦合同樣損失了大量的信號變化沿，也就是在產(chǎn)生電源網(wǎng)絡(luò)最大噪聲的同時損失了用來體現(xiàn)信號網(wǎng)絡(luò)性能的信號變化沿。

選通波占空比作為最壞情況激勵產(chǎn)生過程中的唯一變量，同時控制選通方波在頻域中諧振頻率點(diǎn)的幅值和剩余的變化沿?cái)?shù)量，直接決定了最壞情況激勵的仿真效果，需要通過計(jì)算結(jié)合仿真的方式進(jìn)行設(shè)計(jì)分析。

智能分析儀表集成了多個傳感器，除輸出測量值，還輸出多個設(shè)備本體及輔助設(shè)備的狀態(tài)及驗(yàn)證信號，用以輔助判斷測量值是否有效。下面介紹Profibus-DP的智能分析儀表的信號種類。

4 占空比分析實(shí)驗(yàn)設(shè)計(jì)

由同步開關(guān)噪聲引起的電源電壓波動是高速系統(tǒng)中重要的非理想因素。在電源網(wǎng)絡(luò)中產(chǎn)生的噪聲頻率取決于激勵信號，噪聲頻域分布與激勵的頻域分布有關(guān)，這是本文選通波占空比研究的基礎(chǔ)。

由傅里葉變換可知：

(3)

其中:

τ

為一周期內(nèi)高電平的持續(xù)時間，

T

為周期，

τ/T

為占空比，其他參數(shù)為傅里葉變換的常規(guī)參數(shù)，不再贅述。根據(jù)歐拉公式：

(4)

用

k

代替占空比

τ/T

，則

(5)

由上式可知，當(dāng)

nk

值為整數(shù)時，頻域分量為0。取第一個頻域諧振點(diǎn)的峰值作為參考，即

n

=1，利用求導(dǎo)法求得，當(dāng)

k

=1

/

2時，

F

獲得最大值。即，僅對于電源網(wǎng)絡(luò)噪聲來說，當(dāng)占空比為1/2時，產(chǎn)生最大的電源網(wǎng)絡(luò)噪聲。但在SIPI聯(lián)合仿真中，選通波占空比為1/2時產(chǎn)生的激勵是否為最壞情況仍需要研究。假設(shè)電源網(wǎng)絡(luò)設(shè)計(jì)水平極差，電源網(wǎng)絡(luò)噪聲無限大，則此時選通波采用1/2占空比產(chǎn)生的激勵碼型為最壞情況激勵；假設(shè)電源網(wǎng)絡(luò)設(shè)計(jì)水平極高，電源網(wǎng)絡(luò)噪聲無限小，此時選通波占空比為1將產(chǎn)生最壞情況激勵。為驗(yàn)證上述占空比計(jì)算結(jié)論，設(shè)計(jì)3個對比實(shí)驗(yàn)。

實(shí)驗(yàn)中可控環(huán)境變量與關(guān)鍵變量分為系統(tǒng)基礎(chǔ)參數(shù)(包括數(shù)據(jù)速率、時鐘周期、仿真時長)，激勵產(chǎn)生過程中選通波占空比，仿真環(huán)境的信號傳輸能力與電源平面設(shè)計(jì)水平。針對以上參數(shù)，實(shí)驗(yàn)環(huán)境設(shè)計(jì)如下所示：

1)研究正常情況下不同占空比選通方波產(chǎn)生的最壞情況激勵的仿真結(jié)果。

搭建基于機(jī)載1394B采集模塊電路結(jié)構(gòu)的仿真環(huán)境。環(huán)境中仿真數(shù)據(jù)速率設(shè)置為2.4 Gbps，時鐘頻率設(shè)置為1.2 GHz，仿真時長設(shè)置為600個數(shù)據(jù)輸出時間。

將最壞情況激勵選通方波的占空比分別設(shè)置為1/2、3/4和9/10，對PRBS碼進(jìn)行選通，產(chǎn)生各自的“最壞情況激勵”，輸入仿真環(huán)境分別仿真。選通方波占空比的設(shè)定同時考慮電源網(wǎng)絡(luò)阻抗諧振頻率和系統(tǒng)的數(shù)據(jù)速率，以數(shù)據(jù)比特?cái)?shù)作為選通波波長單位。

信號采集末端設(shè)置觀察點(diǎn)，采用1倍信號周期畫出輸出信號眼圖，輸出至觀察窗口。

2)研究信號通路惡化情況下不同占空比選通方波產(chǎn)生的最壞情況激勵的仿真結(jié)果。

同樣采用搭建好的基于機(jī)載1394B采集模塊電路結(jié)構(gòu)的仿真環(huán)境，人為對仿真環(huán)境中信號網(wǎng)絡(luò)傳輸情況進(jìn)行惡化，將信號輸入端的端接電阻由40 Ω更改為80 Ω，此時信號反射率約達(dá)30%，數(shù)據(jù)速率調(diào)整到3.2 Gbps。

選通方波的占空比設(shè)置為1/2、3/4和25/28，分別對PRBS碼進(jìn)行選通，產(chǎn)生各自的“最壞情況激勵”，輸入仿真環(huán)境分別仿真。

信號采集末端設(shè)置觀察點(diǎn)，采用1倍信號周期畫出輸出信號眼圖，輸出至觀察窗口。

3) 研究電源網(wǎng)絡(luò)優(yōu)化情況下不同占空比選通方波產(chǎn)生的最壞情況激勵的仿真結(jié)果。

同樣采用前實(shí)驗(yàn)的基于機(jī)載1394B采集模塊電路結(jié)構(gòu)的仿真環(huán)境，對仿真環(huán)境中電源網(wǎng)絡(luò)傳輸情況進(jìn)行優(yōu)化。以實(shí)驗(yàn)1)中的環(huán)境參數(shù)為基礎(chǔ)，在電源網(wǎng)絡(luò)并接16 nF的去耦電容，此去耦電容能有效減小電源網(wǎng)絡(luò)100 MHz頻率附近的阻抗，即減小電源網(wǎng)絡(luò)諧振頻率阻抗峰值。由于存在寄生電感等參數(shù)，此電容的去耦效果優(yōu)于其他量級容值電容。去耦效果如圖5所示，諧振頻率由120 MHz移動到60 MHz，諧振阻抗從減小一倍以上。

圖5 去耦前后電源網(wǎng)絡(luò)頻域阻抗

對應(yīng)設(shè)置最壞情況激勵選通波占空比為1/2、3/4和9/10，對PRBS碼進(jìn)行選通，結(jié)果激勵輸入仿真環(huán)境分別仿真。

信號采集末端設(shè)置觀察點(diǎn)，采用1倍信號周期畫出輸出信號眼圖，輸出至觀察窗口。

5 實(shí)驗(yàn)結(jié)果及分析

將輸出窗口的眼圖繪制結(jié)果整理對比如下：對比實(shí)驗(yàn)的信號采集末端輸出如圖6中(a)(b)(c)所示，分別對應(yīng)(1)(2)(3)仿真環(huán)境。

眼圖參數(shù)為實(shí)際測量的最小眼寬與眼高，參數(shù)測量后記入表1。其中眼寬參數(shù)為pS，眼高參數(shù)為mV。

表1 3種傳輸情況下，不同占空比選通波產(chǎn)生的激勵的仿真眼圖參數(shù)

圖6 3種傳輸情況下，不同占空比選通波產(chǎn)生的激勵的仿真眼圖

實(shí)驗(yàn)數(shù)據(jù)中：

1)當(dāng)采用初始機(jī)載1394B總線數(shù)據(jù)采集模塊仿真環(huán)境，1/2占空比選通波產(chǎn)生的激勵的輸出眼圖相比于3/4占空比的情況，眼寬減少1.0%(3.56 ps)，眼高減少17.3%(85 mV)；

2)采用惡化信號網(wǎng)絡(luò)傳輸情況后的仿真環(huán)境，1/2占空比選通波產(chǎn)生激勵的輸出眼圖相比3/4占空比的情況，眼寬減少8.5%(12.76 ps)，眼高減少27.0%(104 mV)；

3)采用優(yōu)化電源網(wǎng)絡(luò)傳輸情況后的仿真環(huán)境，1/2占空比選通波產(chǎn)生激勵的輸出眼圖相比3/4占空比的情況，眼寬減少0.3%(1.05 ps)，眼高減少4.8%(26 mV)。

4)所有實(shí)驗(yàn)條件下，最大的占空比(18/20,25/28)產(chǎn)生的眼圖均最大。其原因可分析為：過大的占空比導(dǎo)致激勵在電源平面諧振頻率位置的頻域分量過小，激起的電源噪聲波紋弱，系統(tǒng)電源噪聲未得到全面體現(xiàn)。

在不同傳輸情況下，1/2占空比選通波產(chǎn)生的激勵都為最壞情況激勵。

結(jié)果中，隨著信號網(wǎng)絡(luò)傳輸情況的惡化，1/2占空比情況下最壞情況激勵產(chǎn)生的眼圖參數(shù)和3/4占空比情況的眼圖參數(shù)同步劇烈惡化，說明采集模塊的信號網(wǎng)絡(luò)SI性能為整體SIPI性能的主要影響因素。同時，1/2占空比情況下最壞情況激勵產(chǎn)生的眼圖參數(shù)仍舊明顯小于3/4占空比情況的眼圖參數(shù)。

隨著電源網(wǎng)絡(luò)傳輸情況的優(yōu)化，1/2占空比情況下最壞情況激勵產(chǎn)生的眼圖參數(shù)和3/4占空比情況的眼圖參數(shù)逐漸接近。以當(dāng)前行業(yè)電源網(wǎng)絡(luò)設(shè)計(jì)生產(chǎn)水平及小型化高集成限制，電源網(wǎng)絡(luò)設(shè)計(jì)尚不存在如本文中的優(yōu)化設(shè)計(jì)空間，1/2占空比選通波產(chǎn)生激勵的輸出眼圖參數(shù)在未來一段時間的SIPI仿真中仍會小于3/4的情況。

以上仿真實(shí)驗(yàn)時長平均為1.5小時，為系統(tǒng)級SIPI仿真中較普遍的仿真時長，沒有增加仿真時長提高信號變化沿?cái)?shù)量的可能。所以，當(dāng)選通方波占空比為1/2時，選通產(chǎn)生的結(jié)果碼型在實(shí)驗(yàn)的各種情況下均為最壞情況激勵。

6 結(jié)束語

在機(jī)載1394B總線數(shù)據(jù)采集模塊的SIPI仿真中，結(jié)合頻率為電源網(wǎng)絡(luò)阻抗諧振頻率的方波和PRBS碼，產(chǎn)生全面體現(xiàn)系統(tǒng)SIPI問題的最壞情況激勵時，占空比為1/2的選通方波產(chǎn)生的最壞情況激勵將體現(xiàn)最壞的信號傳輸情況，起到最好的驗(yàn)證作用。

在國產(chǎn)化機(jī)載總線采集模塊設(shè)計(jì)過程中，應(yīng)避免電源網(wǎng)絡(luò)阻抗諧振頻率接近機(jī)上總線信號頻域分量極值點(diǎn)，如無法避免則應(yīng)設(shè)置特殊空白位填充字避免出現(xiàn)本文驗(yàn)證中占空比接近1/2的情況。在機(jī)載總線采集模塊應(yīng)用中，如發(fā)生采集錯誤的故障，則應(yīng)將模塊的SIPI問題作為故障項(xiàng)進(jìn)行排除。