多通道振動(dòng)信號(hào)采集系統(tǒng)設(shè)計(jì)

崔永俊，郭 峰

(中北大學(xué)儀器與電子學(xué)院，儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，電子測(cè)試技術(shù)國(guó)防科技重點(diǎn)實(shí)驗(yàn)室，山西太原 030051)

0 引言

振動(dòng)信號(hào)測(cè)試在動(dòng)態(tài)測(cè)試系統(tǒng)中具有重要的作用，在飛機(jī)航天器系統(tǒng)測(cè)試、船舶柴油機(jī)運(yùn)行狀態(tài)檢測(cè)、大型機(jī)械設(shè)備齒輪箱軸承檢測(cè)、汽車健康監(jiān)測(cè)與評(píng)估等領(lǐng)域中均有著廣泛的應(yīng)用需求[1-2]。

目前，在動(dòng)態(tài)測(cè)試領(lǐng)域采用的測(cè)試系統(tǒng)連線復(fù)雜、操作繁瑣、排故困難、體積大、質(zhì)量重、便攜性差、采集精度較低。為此，設(shè)計(jì)了一種多路振動(dòng)信號(hào)采集系統(tǒng)，實(shí)現(xiàn)了對(duì)微小振動(dòng)信號(hào)的大動(dòng)態(tài)范圍、大量程同步采集，對(duì)機(jī)械設(shè)備等振動(dòng)信號(hào)的采集分析有意義[3-5]。

1 系統(tǒng)整體設(shè)計(jì)

振動(dòng)信號(hào)采集系統(tǒng)的總體設(shè)計(jì)如圖1所示，系統(tǒng)由傳感器電源激勵(lì)模塊、信號(hào)調(diào)理模塊、采集傳輸模塊以及上位機(jī)組成。系統(tǒng)在工作過程中，4路ICP振動(dòng)傳感器由激勵(lì)源供電，獲取被測(cè)物產(chǎn)生的信號(hào)，通過信號(hào)調(diào)理通道對(duì)信號(hào)進(jìn)行濾波放大、偏置調(diào)節(jié)、單端轉(zhuǎn)差分等處理，然后分別通過4片AD7760進(jìn)行采集，由FPGA接收緩存并處理AD數(shù)據(jù)，通過以太網(wǎng)接口傳輸至上位機(jī)，由上位機(jī)進(jìn)行波形顯示、FFT變換以及數(shù)據(jù)存儲(chǔ)等。上位機(jī)同時(shí)可以通過以太網(wǎng)傳輸指令實(shí)現(xiàn)對(duì)采樣接口傳輸速率、AD的內(nèi)部抽樣率等控制。

圖1 系統(tǒng)整體框圖

2 系統(tǒng)硬件電路設(shè)計(jì)

2.1 ICP傳感器激勵(lì)源電路

本文采用ICP(integrated circuits piezoelectric)壓電型加速度傳感器M350B04。相比于其他傳感器，ICP傳感器具有信噪比高、輸出精度高、信號(hào)遠(yuǎn)距離傳輸衰減小等優(yōu)點(diǎn)，也更適合在惡劣環(huán)境下工作[6]。

ICP傳感器在使用時(shí)需要提供穩(wěn)定電流源供電，信號(hào)的輸出線也同時(shí)是電流輸入的供電電纜。本設(shè)計(jì)傳感器工作輸入電壓在20～30 V，電流為2～20 mA，設(shè)計(jì)采用恒流源芯片LM134，它具備工作溫度范圍廣的優(yōu)點(diǎn)，適用測(cè)試場(chǎng)合更多，激勵(lì)電流源電路圖如圖2所示。

圖2 恒流源電路

LM134由24 V供電，根據(jù)芯片手冊(cè)，當(dāng)R17=10R16時(shí)，芯片輸出恒流Iset≈0.134 V/R16。且考慮到該芯片輸出電流會(huì)隨溫度有細(xì)微變化，所以放置二極管1N4148起到抑制溫漂的作用。取R18=0 Ω為測(cè)試點(diǎn)，經(jīng)測(cè)試，當(dāng)R16=18 Ω，R17=180 Ω時(shí)，輸出電流Iset=8 mA，滿足傳感器供電需求。

2.2 信號(hào)調(diào)理電路

2.2.1 偏置電壓調(diào)整

傳感器輸出電壓為8～14 V，為了保證輸出在AD的采集范圍內(nèi)，需要將輸出電壓進(jìn)行偏置調(diào)理。本文采用LM236-5.0芯片提供5 V的基準(zhǔn)電壓，后經(jīng)過OPA4340內(nèi)置的一個(gè)運(yùn)算放大器作為電源跟隨實(shí)現(xiàn)電路緩沖和降低輸出阻抗。電路圖如圖3所示。

圖3 偏置電壓提供

OPA4340運(yùn)算放大芯片內(nèi)置4個(gè)獨(dú)立的運(yùn)算放大器。在后續(xù)的偏置電壓調(diào)節(jié)中，利用芯片內(nèi)部放大器級(jí)聯(lián)，搭成減法運(yùn)算電路，將傳感器信號(hào)做2次減法運(yùn)算，使輸出信號(hào)向下偏置10 V，經(jīng)測(cè)試，當(dāng)傳感器處于無(wú)振動(dòng)環(huán)境時(shí)，此時(shí)輸出信號(hào)為0.211 V，符合ADC采集需求。

2.2.2 抗混疊低通濾波

為了防止由于采樣率不足造成的系統(tǒng)中不同信號(hào)發(fā)生混合，本設(shè)計(jì)采用開關(guān)電容式抗混疊濾波芯片MAX291設(shè)計(jì)了抗混疊低通濾波電路[7]。MAX291需要提供時(shí)鐘來(lái)驅(qū)動(dòng)電路，有外接時(shí)鐘或者使用內(nèi)部時(shí)鐘2種方式。使用內(nèi)部時(shí)鐘操作簡(jiǎn)單，只需在CLK引腳外接合適的電容，電容值要滿足與截止頻率的對(duì)應(yīng)關(guān)系：

(1)

式中：Cosc為時(shí)鐘引腳的外接電容，pF；fosc為截止頻率的100倍，kHz。

一般機(jī)械的最大振動(dòng)頻率在8 kHz左右，此時(shí)設(shè)置-3 dB截止頻率為10 kHz，帶入式(1)，計(jì)算得到此時(shí)Cosc=33 pF，抗混疊濾波電路如圖4所示。

圖4 抗混疊濾波電路

2.2.3 單端轉(zhuǎn)差分電路

為了使ADC發(fā)揮最佳的性能，本次設(shè)計(jì)采用差分信號(hào)來(lái)驅(qū)動(dòng)ADC，需要將調(diào)理信號(hào)做單端轉(zhuǎn)差分處理。AD8138是低失真差分ADC驅(qū)動(dòng)器，本次設(shè)計(jì)采用AD8138來(lái)實(shí)現(xiàn)信號(hào)單端轉(zhuǎn)差分，電路圖如圖5所示。

圖5 單端轉(zhuǎn)差分電路

AD8138通過控制兩路反饋電路來(lái)輸出差分輸出電壓和共模輸出電壓，其中VCOM引腳可以用于調(diào)節(jié)輸出電壓偏置，通過調(diào)節(jié)R38、R39、R41及R42來(lái)調(diào)節(jié)正負(fù)輸出增益，本次設(shè)計(jì)中輸出增益為1。2.3 AD7760外圍配置電路

AD7760是24位模數(shù)轉(zhuǎn)換芯片，最高采樣率為2.5 MSa/s，動(dòng)態(tài)范圍大于100 dB。常被用于高精度的微弱信號(hào)采集、振動(dòng)分析等領(lǐng)域中[8]。AD7760外圍配置電路如圖6所示。

圖6 AD7760外圍電路

AD7760可以采用差分輸入的方式采集信號(hào)，由外部提供40 MHz的采樣時(shí)鐘。ADC采集的電壓范圍與Vref腳的恒定電壓有關(guān)，設(shè)計(jì)中采用ADR434串聯(lián)基準(zhǔn)電壓芯片來(lái)為Vref腳提供4.096 V的基準(zhǔn)電壓，此時(shí)AD采集電壓輸入范圍為±3.275V，是基于Vref/2即2.048 V共模電壓的差分偏置電壓。還需要提供額外的2.5 V和5 V電壓用于ADC的調(diào)制器電源、差分放大器電源以及基準(zhǔn)緩沖器電源等。

2.4 以太網(wǎng)接口電路

為了提高系統(tǒng)傳輸速率，也方便支持對(duì)后續(xù)采樣系統(tǒng)的功能擴(kuò)展，本設(shè)計(jì)采用以太網(wǎng)PHY(物理層)芯片RTL8201CP，該芯片包含MII和SNI 2種網(wǎng)絡(luò)接口，本設(shè)計(jì)采用MII接口，可實(shí)現(xiàn)100 Mb/s的數(shù)據(jù)收發(fā)，滿足本系統(tǒng)數(shù)據(jù)傳輸需求。以太網(wǎng)的物理接口常用的包括RJ45、RJ11和光纖維口等，RJ45常被用于網(wǎng)絡(luò)接口，適用于PC端的通信。RTL8201CP以及RJ45接口的外圍電路如圖7所示，其中RTL8201CP需要外接1個(gè)25 MHz的晶振提供穩(wěn)定的時(shí)鐘源[9]。

圖7 以太網(wǎng)芯片接口外圍電路

3 系統(tǒng)軟件設(shè)計(jì)

3.1 多路AD采集邏輯設(shè)計(jì)

圖8 4路AD采集控制狀態(tài)圖

3.2 以太網(wǎng)接口邏輯設(shè)計(jì)

數(shù)據(jù)通過以太網(wǎng)的傳輸過程中，需要嚴(yán)格按照以太網(wǎng)包對(duì)數(shù)據(jù)進(jìn)行打包處理。MAC層的以太包組成格式為：前導(dǎo)碼+SFD+以太網(wǎng)幀頭+IP首部+UDP首部+用戶數(shù)據(jù)+FCS。其中用戶數(shù)據(jù)占據(jù)18～1 472 Byte，前導(dǎo)碼和SFD一般為固定字節(jié)，幀頭包括源MAC地址和目的MAC地址，即主機(jī)從機(jī)的地址，可以通過查詢得到，幀檢測(cè)序列FCS用于以太網(wǎng)發(fā)送數(shù)據(jù)時(shí)的校驗(yàn)。IP首部為20 Byte，包括版本、服務(wù)類型、長(zhǎng)度等，這里也是固定字節(jié)。理論上IP后可以直接添加用戶數(shù)據(jù)，即作為TCP協(xié)議傳輸，在實(shí)際中由于UDP協(xié)議具有傳輸速度快、占用資源少等優(yōu)點(diǎn)，更適合于硬件電路的傳輸應(yīng)用，所以在IP首部后添加8 Byte的UDP首部，相當(dāng)于IP層數(shù)據(jù)段包括了UDP首部和需要傳輸?shù)臄?shù)據(jù)。

太網(wǎng)接口芯片作為物理層可以看作是MAC層和上位機(jī)傳輸?shù)拿浇?，為了方便調(diào)用，本設(shè)計(jì)將以太網(wǎng)的接收數(shù)據(jù)、發(fā)送數(shù)據(jù)以及發(fā)送數(shù)據(jù)時(shí)的校驗(yàn)?zāi)K作為UDP模塊來(lái)打包處理。打包結(jié)構(gòu)如圖9所示。

圖9 UDP打包模塊

在發(fā)送數(shù)據(jù)時(shí)，整個(gè)以太包的發(fā)送順序與之前所述MAC層以太包格式順序一致。發(fā)送數(shù)據(jù)時(shí)需要有IP首部的校驗(yàn)，還有最終傳輸數(shù)據(jù)的CRC校驗(yàn)，CRC校驗(yàn)后結(jié)果為4 Byte FSC字段附在發(fā)送以太網(wǎng)幀格式的末尾。其中MII接口為4位有效數(shù)字，而輸出幀格式保持與IP數(shù)據(jù)報(bào)格式一致，為32位數(shù)字。所以在數(shù)據(jù)發(fā)送過程中實(shí)際上實(shí)現(xiàn)了32位數(shù)據(jù)和4位數(shù)據(jù)的轉(zhuǎn)化。數(shù)據(jù)的接收過程和發(fā)送過程大致相反，在接收過程中省去了IP首部校驗(yàn)和CRC校驗(yàn)[10]。

以太網(wǎng)包傳輸?shù)臄?shù)據(jù)每包不超過1 472 Byte，本設(shè)計(jì)中FPGA內(nèi)部設(shè)置4個(gè)128×32 bit的FIFO，分別對(duì)應(yīng)采集的4個(gè)通道[11]。在考慮FPGA狀態(tài)機(jī)轉(zhuǎn)換時(shí)，需要有設(shè)置FPGA內(nèi)部FIFO并判斷其空滿狀態(tài)。這里設(shè)FIFO_HFULL=1為存半滿狀態(tài)，F(xiàn)IFO_EMP=1為空狀態(tài)，EN為使能信號(hào)。同時(shí)采集時(shí)，以通道1為例，當(dāng)FIFO1_HFULL=1時(shí)，使能信號(hào)EN1拉高，數(shù)據(jù)開始打包發(fā)送，同時(shí)向FIFO1內(nèi)部寫入2 Byte特定字節(jié)作為下次傳輸幀頭，用于上位機(jī)區(qū)分不同通道，傳輸結(jié)束后使能信號(hào)EN1拉低，等待下次半滿狀態(tài)再次傳輸。端口掃描信號(hào)scan快速循環(huán)掃描4通道的狀態(tài)，當(dāng)檢測(cè)到某一通道FIFO為半滿狀態(tài)時(shí)，該通道開始傳輸，其余通道保持FIFO寫狀態(tài)。由于以太網(wǎng)傳輸速率遠(yuǎn)大于通道采集速率，所以不必考慮FIFO溢出的問題。FPGA讀信號(hào)過程與寫信號(hào)類似，方向相反。

3.3 上位機(jī)軟件設(shè)計(jì)

LabVIEW通過拖動(dòng)控件快速搭建虛擬儀器，被廣泛的應(yīng)用于信號(hào)的采集處理中[12]。本設(shè)計(jì)使用LabVIEW搭建上位機(jī)界面，包含采樣設(shè)置、采樣顯示、參數(shù)輸出和系統(tǒng)管理。采樣設(shè)置可以選擇AD的采樣頻率、采樣點(diǎn)數(shù)和抽樣率；采樣顯示可以顯示信號(hào)的實(shí)時(shí)波形、FFT和直方圖，并且可以對(duì)曲線進(jìn)行放大和拖拽；參數(shù)輸出包括當(dāng)前最大最小值的輸出電壓、波形頻率、動(dòng)態(tài)范圍以及SNR信噪比；系統(tǒng)管理可以保存波形圖像和數(shù)據(jù)。

4 系統(tǒng)測(cè)試及驗(yàn)證

4.1 采樣精度測(cè)試

為了檢測(cè)系統(tǒng)采樣的準(zhǔn)確度，本次測(cè)試使用R0500SL作為振動(dòng)平臺(tái)，受測(cè)試臺(tái)振動(dòng)范圍限制，實(shí)驗(yàn)在0～200g重力加速度范圍內(nèi)采樣多個(gè)測(cè)試點(diǎn)，重復(fù)3次實(shí)驗(yàn)，每個(gè)測(cè)量點(diǎn)取3次測(cè)試的平均值。并與B&k3629振動(dòng)傳感器校準(zhǔn)系統(tǒng)的測(cè)試結(jié)果進(jìn)行對(duì)比，如表1所示。

表1 本系統(tǒng)與B&k3629振動(dòng)系統(tǒng)測(cè)量結(jié)果對(duì)比

由于ICP傳感器輸出幅值和加速度成正比，將實(shí)驗(yàn)數(shù)據(jù)使用Matlab進(jìn)行最小二乘法數(shù)據(jù)擬合，可得到擬合曲線如圖10所示。

圖10 測(cè)試結(jié)果擬合曲線

此時(shí)，本系統(tǒng)和B&k3629的擬合結(jié)果為一次函數(shù)，分別為：

y=0.887 8x+1 361.3

(2)

y=0.891 8x+211.29

(3)

其中式(2)為B&k3629系統(tǒng)的擬合結(jié)果，式(3)為本系統(tǒng)擬合結(jié)果。由于兩系統(tǒng)內(nèi)部調(diào)理電路偏置電壓設(shè)置不同，導(dǎo)致擬合結(jié)果常數(shù)量不同。由式(2)、式(3)的一階系數(shù)可以得到，本系統(tǒng)與B&k3629系統(tǒng)誤差約為0.49%。加速度傳感器M350B04的帶內(nèi)分辨率為0.02g，測(cè)量結(jié)果在傳感器的誤差范圍內(nèi)。

4.2 通道動(dòng)態(tài)范圍測(cè)試

系統(tǒng)動(dòng)態(tài)范圍表示為器件滿量程采集的均方根與輸入短路時(shí)均方根噪聲之比，也可以用來(lái)表示系統(tǒng)可采集最大值和最小值的關(guān)系，單位為dB。動(dòng)態(tài)范圍越大，表示信號(hào)的可采集精度越高，動(dòng)態(tài)范圍通常計(jì)算公式為

(4)

式中：ARMSmax為可采集最大信號(hào)幅值，本系統(tǒng)中ADC的最大采集信號(hào)幅值為3.275 V；ARMSmin為可采集的最小信號(hào)幅值。

在本次測(cè)試中，將輸入信號(hào)短接并接地，此時(shí)ADC讀取到的數(shù)據(jù)即為信號(hào)可采集到的最小輸入噪聲。分別測(cè)試4個(gè)通道的動(dòng)態(tài)范圍，其中通道1和通道2設(shè)置采樣率為78.1 kSa/s和156.3 kSa/s。通道3和通道4設(shè)置采樣率為312.5 kSa/s和625 kSa/s。采集10次噪聲信號(hào)并取平均值，測(cè)試結(jié)果如表2所示。

表2 動(dòng)態(tài)范圍測(cè)試結(jié)果

由表2可以得出4路ADC采集的動(dòng)態(tài)范圍都能達(dá)到95 dB以上，滿足設(shè)計(jì)需求。動(dòng)態(tài)范圍受采樣率影響，ADC采樣率越高，動(dòng)態(tài)范圍越低。

4.3 上位機(jī)結(jié)果顯示

測(cè)試中使用4個(gè)通道同時(shí)采樣，通道1和通道2采集2種不同的振動(dòng)信號(hào)，通道3顯示直方圖像，通道4顯示FFT圖。測(cè)試界面如圖11所示。經(jīng)測(cè)試上位機(jī)使用正常，達(dá)到了預(yù)期設(shè)計(jì)。

圖11 上位機(jī)顯示界面

5 結(jié)束語(yǔ)

針對(duì)目前部分振動(dòng)信號(hào)采樣系統(tǒng)在采集過程中存在的精度差、通道少等問題，設(shè)計(jì)了一種基于FPGA的高精度振動(dòng)信號(hào)采集系統(tǒng)。通過采集處理傳輸?shù)扔布娐?，在上位機(jī)上顯示采集結(jié)果，并與國(guó)外設(shè)備進(jìn)行對(duì)比，驗(yàn)證了設(shè)計(jì)的正確性，對(duì)保證更加精確的采集振動(dòng)信號(hào)提供參考。