信號(hào)模擬器設(shè)計(jì)研究

摘要文章主要討論了一種信號(hào)模擬器的硬件組成、工作原理以及軟件架構(gòu)重點(diǎn)敘述了信號(hào)模擬器的關(guān)鍵技術(shù)及問題解決途徑并對(duì)其實(shí)現(xiàn)情況進(jìn)行了分析

關(guān)鍵詞直接數(shù)字頻率合成;幅相一致性;信號(hào)模擬器;脈壓雷達(dá)信號(hào);重頻

中圖法分類號(hào)：TN955文獻(xiàn)標(biāo)識(shí)碼：A

Design and research of signal simulator

WANG Yunfeng

（Ceyear Technologies Co.，Ltd.，Qingdao，Shandong 266555，China）

Abstract：This paper mainly discusses the hardware composition，working principle and softwarearchitecture of a signal simulator，focuses on the key technologies and solutions of the signalsimulator，and analyzes its implementation.

Key words：direct digital frequency synthesis，amplitude phase consistency，signal simulator，pulsecompression radar signal，repetition frequency

1? 引言

隨著集成電路、微波毫米波以及現(xiàn)代計(jì)算機(jī)技術(shù)的快速發(fā)展，各類電子設(shè)備尤其是雷達(dá)設(shè)備在功能、性能、技術(shù)參數(shù)和信號(hào)樣式等方面升級(jí)換代的速度越來越快。作為與雷達(dá)設(shè)備進(jìn)行“斗爭(zhēng)”的設(shè)備，為了適應(yīng)雷達(dá)設(shè)備的相關(guān)變化，電子對(duì)抗設(shè)備需要以更快的速度進(jìn)行發(fā)展。為了縮短電子對(duì)抗設(shè)備的研發(fā)周期，電子對(duì)抗設(shè)備生產(chǎn)廠家大多在調(diào)試階段采用信號(hào)模擬器模擬雷達(dá)信號(hào)對(duì)其設(shè)備進(jìn)行性能指標(biāo)的驗(yàn)證，為檢測(cè)電子對(duì)抗設(shè)備提供評(píng)估方法。

本文所述的信號(hào)模擬器用于模擬空間中的多個(gè)不同方向的信號(hào)在多個(gè)接收天線的不同響應(yīng)特征，用于驗(yàn)證接收算法的適應(yīng)性及接收性能。由于多個(gè)信號(hào)在數(shù)字域直接合成，信號(hào)的相互重疊后，仍不影響各信號(hào)的獨(dú)立空間響應(yīng)特性，相對(duì)傳統(tǒng)的模擬移相體制（同一時(shí)刻，僅有一種移相值），該信號(hào)模擬器具有多信號(hào)同時(shí)模擬、時(shí)域可重疊、一致性好等優(yōu)勢(shì)，具備更加真實(shí)的信號(hào)模擬能力。

2? 設(shè)計(jì)原則

突出綜合化、通用化和功能模塊化的設(shè)計(jì)思想，采用通用化的硬件平臺(tái)，各項(xiàng)信號(hào)處理功能都按模塊化設(shè)計(jì)，植入方便，易于調(diào)試，以提高設(shè)備的可靠性和可維護(hù)性。（1）采用共用資源和通用資源構(gòu)建功能線程硬件平臺(tái);（2）考慮經(jīng)濟(jì)可承受性，盡量采用低成本設(shè)計(jì);（3）系統(tǒng)采用開放性、可擴(kuò)展性設(shè)計(jì)，方便技術(shù)更新及增加新功能。

3? 硬件組成及工作原理

信號(hào)模擬器的組成要素如圖1 所示。系統(tǒng)采用模塊化設(shè)計(jì)，包含嵌入式計(jì)算機(jī)單元、中頻信號(hào)產(chǎn)生單元、中頻信號(hào)調(diào)理單元等，均按6U 標(biāo)準(zhǔn) CPCI 模塊設(shè)計(jì)，具備最大的系統(tǒng)靈活性。

信號(hào)模擬器的工作原理如圖2 所示。通過主控軟件實(shí)現(xiàn)雷達(dá)信號(hào)參數(shù)、雷達(dá)來波方向及接收布陣情況等參數(shù)編輯，嵌入式計(jì)算機(jī)主要完成信號(hào)參數(shù)的分解并下發(fā)到中頻信號(hào)產(chǎn)生模塊。中頻信號(hào)產(chǎn)生模塊采用高速信號(hào)產(chǎn)生及并行處理技術(shù)，實(shí)現(xiàn)多通道中頻信號(hào)的并行產(chǎn)生;中頻信號(hào)產(chǎn)生單元按控制時(shí)序向中頻信號(hào)調(diào)理單元下發(fā)控制參數(shù)。中頻信號(hào)調(diào)理單元完成中頻信號(hào)的濾波、放大及數(shù)控衰減等。直流電源提供模擬器工作所需的各種工作電壓。

模擬器在多個(gè)通道上同時(shí)產(chǎn)生多部雷達(dá)信號(hào)，對(duì)中頻信號(hào)產(chǎn)生要求極高，基帶信號(hào)的性能將決定模擬器輸出信號(hào)的性能指標(biāo)。因此，采用大規(guī)模 FPGA 與高速 D/A 的數(shù)字頻率合成器作為基帶信號(hào)源，實(shí)現(xiàn)寬帶多信號(hào)的并行產(chǎn)生，并在中頻帶寬內(nèi)實(shí)現(xiàn)納秒量級(jí)的頻率轉(zhuǎn)換，同時(shí)產(chǎn)生多部脈內(nèi)調(diào)頻、相位編碼等復(fù)雜脈沖調(diào)制的特殊體制雷達(dá)信號(hào)。

4? 軟件設(shè)計(jì)

信號(hào)模擬器控制軟件采用模塊化、分層次結(jié)構(gòu)進(jìn)行設(shè)計(jì)。信號(hào)模擬器控制軟件層次結(jié)構(gòu)如圖3 所示。

用戶層：位于系統(tǒng)軟件的最上層，主要由軟件用戶操作界面構(gòu)成，與用戶進(jìn)行交互，為用戶提供系統(tǒng)參數(shù)設(shè)置、工作模式設(shè)置操作等交互接口。

參數(shù)處理層：主要完成系統(tǒng)參數(shù)的計(jì)算、處理功

能。接收用戶層傳遞來的信號(hào)參數(shù)，并對(duì)參數(shù)進(jìn)行處理轉(zhuǎn)換，以便傳遞給硬件控制層。同時(shí)，接收有效數(shù)據(jù)包，并對(duì)數(shù)據(jù)包進(jìn)行協(xié)議解析，以提取相應(yīng)雷達(dá)信號(hào)參數(shù)，然后對(duì)提取的參數(shù)和數(shù)據(jù)進(jìn)行轉(zhuǎn)換翻譯處理，以備硬件控制層使用。另外，將部分參數(shù)返回給通信接口處理層打包，然后下發(fā)給信號(hào)模擬器硬件。當(dāng)用戶層需要當(dāng)前系統(tǒng)參數(shù)時(shí)，參數(shù)處理層直接將參數(shù)數(shù)據(jù)提供給用戶層。

硬件控制層：位于系統(tǒng)軟件的最底層，對(duì)下與模擬器系統(tǒng)硬件交互，對(duì)上為參數(shù)處理層服務(wù)。主要由各硬件模塊的驅(qū)動(dòng)程序組成，同時(shí)還使用一個(gè)硬件狀態(tài)監(jiān)視。

5? 關(guān)鍵技術(shù)及實(shí)現(xiàn)

5.1? 直接數(shù)字頻率合成技術(shù)

直接數(shù)字頻率合成技術(shù)是模擬器實(shí)現(xiàn)各種復(fù)雜調(diào)制脈沖的關(guān)鍵技術(shù)，采用基于高速 D/A、可編程邏輯器件（FPGA）、高速數(shù)據(jù)存儲(chǔ)器件構(gòu)建的直接數(shù)字頻率合成技術(shù)，能靈活實(shí)現(xiàn)各種數(shù)字波形及頻率合成;利用 FPGA 的可編程邏輯實(shí)現(xiàn)功能，高效地分配協(xié)調(diào)處理資源，靈活實(shí)現(xiàn)數(shù)字技術(shù)任意波形合成;還可在硬件電路不變的情況下，通過修改軟件，方便地實(shí)現(xiàn)對(duì)該功能模塊的改進(jìn)及功能擴(kuò)展;應(yīng)用該技術(shù)，可以實(shí)現(xiàn)基帶頻率合成的小型化和可編程性，大大提高了設(shè)計(jì)的靈活性。

數(shù)字頻率合成器技術(shù)（ DDS）[1～2]及大規(guī)模可編程數(shù)字集成電路的廣泛應(yīng)用，使得模擬脈沖壓縮、頻率跳變等多種復(fù)雜體制雷達(dá)信號(hào)成為可能，DDS 頻率合成器具有較高的頻率轉(zhuǎn)換速度，通過控制 DDS 的頻率碼及調(diào)制工作方式，可產(chǎn)生線性調(diào)頻信號(hào)和相位編碼信號(hào)，其輸出信號(hào)的帶寬可達(dá)1000MHz。

DDS 的頻率控制位為28位，頻率分辨率為1Hz，輸入方式為并行輸入，對(duì)應(yīng)需要產(chǎn)生信號(hào)的頻率，作為相位累加器預(yù)置的基本相位增量 M 。

相位累加器相當(dāng)于一個(gè)受外部時(shí)鐘控制的計(jì)數(shù)器，每來一個(gè)時(shí)鐘，相位累加器就將輸出累加相位與頻率控制預(yù)置的相位增量 M 相加，將累加器的結(jié)果作為一個(gè)地址，對(duì)正弦查找表進(jìn)行尋址。

波形表是一個(gè)可編程存儲(chǔ)器（PROM），它存有一個(gè)完整周期的正弦波數(shù)據(jù)，在參考時(shí)鐘fr的驅(qū)動(dòng)下，地址計(jì)數(shù)器逐步經(jīng)過 PROM，地址中相應(yīng)的數(shù)字信號(hào)輸入到 n 位數(shù)模轉(zhuǎn)換器（DAC）的輸入端，DAC 輸出模擬信號(hào)，經(jīng)低通濾波器（ LPF），得到一個(gè)頻譜純凈的正弦波。

通過直接數(shù)字頻率合成技術(shù)，F(xiàn)PGA 內(nèi)部可同時(shí)產(chǎn)生多個(gè)調(diào)制信號(hào)，且可保證每個(gè)信號(hào)的完整性。多信號(hào)輸出時(shí)的實(shí)際測(cè)試波形如圖4 所示。

5.2? 發(fā)射技術(shù)

發(fā)射技術(shù)充分利用了數(shù)字技術(shù)的靈活性，具有容易實(shí)現(xiàn)多波束、極低的副瓣電平，可以靈活地改變波束形狀與方向、幅相校正方便以及可以自適應(yīng)干擾調(diào)零等重要特性[3]。

采用發(fā)射技術(shù)，相對(duì)傳統(tǒng)的相控陣系統(tǒng)有如下優(yōu)勢(shì)：（1）發(fā)射信號(hào)的波束方向及掃描都采用全數(shù)字方式，波束掃描速度快、控制更靈活;（2）模塊間的幅相校正只需要在數(shù)字部分完成，校正更容易，并且對(duì)系統(tǒng)的幅相一致性要求更低;（3）幅度、相位控制精度高，一致性好。

由于每個(gè)輸出接口中各信號(hào)的幅度、相位獨(dú)立計(jì)算，多個(gè)信號(hào)在時(shí)域重疊后，也不會(huì)影響各信號(hào)的輸出特性，就能更加逼真的模擬多信號(hào)、多方向，同時(shí)輻射信號(hào)的場(chǎng)景。

5.3? 基帶實(shí)時(shí)調(diào)制技術(shù)

傳統(tǒng)模擬系統(tǒng)中，通過在末級(jí)加入數(shù)控衰減器調(diào)整設(shè)備輸出功率，這針對(duì)單信號(hào)或時(shí)域不重疊的多個(gè)信號(hào)輸出時(shí)適用。如果多信號(hào)并行輸出時(shí)，由于各信號(hào)的輸出功率及功率變化規(guī)律并不相同，如果采用統(tǒng)一的衰減控制，當(dāng)信號(hào)在時(shí)域重疊時(shí)，無法兼顧多個(gè)信號(hào)，致使信號(hào)失真，無法真正模擬復(fù)雜場(chǎng)景下的電磁特性。

通過把天線前端的數(shù)控衰減器下移到數(shù)字中頻部分，通過數(shù)字方式獨(dú)立完成各信號(hào)的幅度控制，滿足各信號(hào)獨(dú)立的幅度變化特性要求。多信號(hào)獨(dú)立掃描特性實(shí)際測(cè)試效果如圖5 所示。

5.4? 復(fù)雜信號(hào)合成技術(shù)

在小型化設(shè)備上逼真模擬各種復(fù)雜雷達(dá)信號(hào)，是一個(gè)技術(shù)難點(diǎn)，模擬包括常規(guī)脈沖雷達(dá)信號(hào)、線性調(diào)頻脈壓雷達(dá)信號(hào)、相位編碼脈壓雷達(dá)信號(hào)、脈組頻率跳變、脈組頻率參差、頻率捷變雷達(dá)信號(hào)、重頻抖動(dòng)、重頻參差等信號(hào)類型。

采用基于高速 D/A、可編程邏輯器件（FPGA）、高速數(shù)據(jù)存儲(chǔ)器件構(gòu)建的直接數(shù)字頻率合成技術(shù)，結(jié)合復(fù)雜信號(hào)的數(shù)字建模，能靈活實(shí)現(xiàn)各種數(shù)字波形及頻率合成。利用 FPGA 的可編程邏輯實(shí)現(xiàn)功能，高效地分配協(xié)調(diào)處理資源，可靈活實(shí)現(xiàn)數(shù)字技術(shù)任意波形合成 [4]。還可在硬件電路不變的情況下，通過修改軟件，方便地實(shí)現(xiàn)對(duì)該功能模塊的改進(jìn)及功能擴(kuò)展。應(yīng)用該技術(shù)，可以實(shí)現(xiàn)基帶頻率合成的小型化和可編程性，大大提高了設(shè)計(jì)的靈活性。

6? 結(jié)論

通過上述設(shè)計(jì)，實(shí)現(xiàn)了常規(guī)脈沖雷達(dá)信號(hào)、線性調(diào)頻脈壓雷達(dá)信號(hào)、相位編碼脈壓雷達(dá)信號(hào)、脈組頻率跳變、脈組頻率參差、頻率捷變雷達(dá)信號(hào)、重頻抖動(dòng)、重頻參差等信號(hào)模擬，已經(jīng)應(yīng)用在多個(gè)信號(hào)處理設(shè)備的研制與生產(chǎn)過程中。

參考文獻(xiàn)：

[1 ] 張衛(wèi)清，譚劍美，陳菡.DDS 在數(shù)字陣列雷達(dá)中的應(yīng)用[J].雷達(dá)科學(xué)與技術(shù)，2008，6（6）：467?471.

[2] 詹俊鵬.基于 DDS 技術(shù)的雷達(dá)信號(hào)模擬器設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2009.

[3] 鑒福升，陳圖強(qiáng).非線性調(diào)頻信號(hào)設(shè)計(jì)中的組合窗優(yōu)化法[J].雷達(dá)與對(duì)抗，2001（2）：19?24.

[4] 徐飛.基于 FPGA 的非線性調(diào)頻信號(hào)脈沖壓縮的實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2014.

作者簡(jiǎn)介：

王云峰（1983—） ，本科，研究方向：測(cè)試應(yīng)用技術(shù)及市場(chǎng)動(dòng)態(tài)。