一種全面可控的機(jī)電系統(tǒng)離散量處理模塊設(shè)計(jì)

張祎彤，高 震，呂 俊

(中國航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所,陜西 西安 710065)

0 引言

目前我國航空領(lǐng)域中機(jī)載計(jì)算機(jī)大量選用進(jìn)口硬件產(chǎn)品，核心技術(shù)受制于人且存在嚴(yán)重安全隱患[1]。在機(jī)載系統(tǒng)中，離散量信號負(fù)責(zé)表征發(fā)動機(jī)起動、環(huán)控空調(diào)、燃油、電源、機(jī)電管理和液壓等關(guān)鍵子系統(tǒng)設(shè)備的狀態(tài)指示和開關(guān)動作，離散量采集電路已成為機(jī)電綜合管理分系統(tǒng)接口單元重要組成部分[2]。為擺脫器件停禁運(yùn)風(fēng)險與核心技術(shù)封鎖引發(fā)的不利局面，本文以機(jī)載計(jì)算機(jī)技術(shù)產(chǎn)品全面可控發(fā)展的需求為牽引，基于軟硬件國產(chǎn)設(shè)計(jì)方案，對機(jī)電系統(tǒng)中燈光告警計(jì)算機(jī)的地/開離散量信號輸入輸出采集電路進(jìn)行全面可控的詳細(xì)設(shè)計(jì)。

1 系統(tǒng)方案設(shè)計(jì)

本文將離散量信號處理模塊分為輸入/輸出接口、BIT檢測和控制電路三個功能區(qū)；通過輸入接口采集子設(shè)備的開關(guān)狀態(tài)并轉(zhuǎn)換為標(biāo)準(zhǔn)I/O信號供FPGA進(jìn)行處理[3]。FPGA的內(nèi)核通過LBE總線訪問外部I/O數(shù)據(jù)信號；CPU通過訪問SDRAM獲取外部數(shù)據(jù)并將控制信號輸出至對應(yīng)的I/O口，經(jīng)輸出接口電路驅(qū)動后控制駕駛艙中頂控板上相應(yīng)的信號燈狀態(tài)。同時在模塊內(nèi)部設(shè)置BIT檢測電路，CPU通過軟件控制繼電器進(jìn)行BIT信號切換，將軟件讀取到的狀態(tài)值與注入激勵值和輸出狀態(tài)進(jìn)行比較來判斷地/開輸入輸出采集是否準(zhǔn)確。CPU選用翔騰的HKSP6101處理器，工作頻率250 MHz，配有256 Mbytes的SDRAM、32 Mbytes的USER FLASH、32 Mbytes的SYSTEM FLASH和128 kbytes的NVRAM空間。深圳國微的SMQ2V1000FG456型FPGA實(shí)現(xiàn)中斷管理、復(fù)位控制和PCI轉(zhuǎn)LBE總線等功能，系統(tǒng)總體設(shè)計(jì)框架如圖1所示。

圖1 系統(tǒng)總體設(shè)計(jì)框架

2 硬件電路設(shè)計(jì)

2.1 地/開離散量輸入信號電路

離散量輸入信號電路提供160路地/開輸入接口，用于采集外部各系統(tǒng)子設(shè)備的開關(guān)狀態(tài)，輸入接地狀態(tài)時電壓不大于1.5 V，輸入開路狀態(tài)時阻抗不小于1 MΩ。地/開離散量輸入采集電路原理如圖2所示。

圖2 地/開離散量輸入信號電路

為保證在外部子設(shè)備電平波動范圍內(nèi)能夠正確采集到地/開狀態(tài)的同時防止信號誤觸發(fā)，因此在采集模塊中高速多路總線單向驅(qū)動器選用深圳國微的SM162244芯片，輸入驅(qū)動高電平為2 V，低電平為0.8 V。電阻均選用額定功耗為0.063 W的RNK5084系列器件，R1阻值4.7 kΩ，R2阻值27 kΩ，R3阻值10 kΩ，電磁繼電器選用國營891廠的JRW-241M器件。并在信號輸入起始端V1處設(shè)置二極管“G”BAS21H，用于防護(hù)外部大電壓對模塊內(nèi)部短路造成應(yīng)力損傷。

在模塊處于正常工作狀態(tài)時，電磁繼電器K1處于15 V觸點(diǎn)，K2處于GND觸點(diǎn)。當(dāng)外部信號激勵為“地”狀態(tài)時，總線驅(qū)動器輸入端電壓為0.7 V*10/(27+10)=0.19 V，采集到的結(jié)果為“0”。當(dāng)外部信號激勵為“開”狀態(tài)時，總線驅(qū)動器輸入端電壓為15 V*10/(4.7+27+10)=3.6 V，采集到的結(jié)果為“1”。

2.2 地/開離散量輸出信號電路

離散量輸出信號電路提供160路地/開輸出接口用于頂控板指示燈的驅(qū)動控制。輸出接口電路主要包括鎖存器和輸出控制電路，鎖存器選用871廠的G54HC273S芯片，用于接收到數(shù)據(jù)總線上發(fā)來的指示燈開關(guān)信號；通過達(dá)林頓管驅(qū)動放大后輸出到駕駛艙頂控板的指示燈上以驅(qū)動信號燈的亮滅，達(dá)林頓晶體管陣列選用4433廠的FX2823GC器件。吸收電流不小于100 mA(穩(wěn)態(tài))，輸出接地狀態(tài)時電壓不大于1.5 V，輸出開路狀態(tài)時阻抗不小于1 MΩ，地/開離散量輸出采集電路原理如圖3所示。

圖3 地/開離散量輸出信號電路

其中R4阻值5 kΩ，R5阻值2.5 MΩ，R6阻值2.5 MΩ。在模塊處于正常工作狀態(tài)時，電磁繼電器K3處于斷開狀態(tài)。當(dāng)輸出信號為“地”狀態(tài)時，外部頂控板電源形成回路電流驅(qū)動繼電器動作，從而點(diǎn)亮頂控板上的信號燈。當(dāng)輸出信號為“開”狀態(tài)時，由于R5與R6阻值較大，外部頂控板電源形成的回路電流不足以驅(qū)動指示燈工作，對外表現(xiàn)為關(guān)閉狀態(tài)。

2.3 BIT檢測電路

在本文提出的離散量信號處理模塊中，對每一路的地/開輸入和輸出電路都設(shè)計(jì)了BIT檢測電路進(jìn)行激勵測試。BIT電路檢測到的所有故障均記錄在CPU中預(yù)設(shè)好的NVRAM地址空間內(nèi)，應(yīng)用軟件可以從NVRAM中根據(jù)指定的空間塊號來讀取相應(yīng)數(shù)據(jù)。

2.3.1 輸入BIT檢測

地/開離散量輸入電路中在源端配置了高激勵和低激勵注入點(diǎn)，通過CPU軟件控制電磁繼電器K1和K2以進(jìn)行BIT控制信號的切換，可單獨(dú)注入高激勵信號或低激勵信號，分別對應(yīng)接口“空開”和“接地”的兩種狀態(tài)。在注入對應(yīng)的BIT信號后，軟件采集地/開輸入接口的狀態(tài)[4]。通過比較CPU軟件讀取到的狀態(tài)值和實(shí)際注入的BIT激勵值來判斷地/開離散量輸入采集接口是否正常。

在輸入BIT檢測過程中測試高激勵時，通過軟件控制BIT_1#和BIT_2#信號使電磁繼電器K1撥至GND，K2撥至+5 V狀態(tài)，總線驅(qū)動器采集端的電壓為5 V*(4.7+27)/(4.7+27+10)=3.8 V，此時所有地/開輸入采集端結(jié)果應(yīng)全部為“1”。

在輸入BIT檢測過程中測試低激勵時，通過軟件控制BIT_1#和BIT_2#信號使電磁繼電器K1撥至GND，K2撥至GND狀態(tài)，總線驅(qū)動器采集端的電壓為0 V，此時所有地/開輸入采集端結(jié)果應(yīng)全部為“0”。

2.3.2 輸出BIT檢測

地/開離散量輸出接口通過CPU軟件控制電磁繼電器進(jìn)行BIT信號切換，并從產(chǎn)品內(nèi)部引入28 V激勵信號對總線驅(qū)動器進(jìn)行驅(qū)動。在輸出BIT檢測過程中測試高激勵時，通過軟件控制BIT_3#信號使電磁繼電器K3撥至+28 V狀態(tài)，電路簡化如圖4所示。圖中電壓調(diào)整二級管V3選用873廠的(G)BZ5231BS器件，穩(wěn)壓值為4.85 V。總線驅(qū)動器采集端的電壓被V3處的二極管穩(wěn)壓至4.85 V，此時所有地/開輸出采集端結(jié)果應(yīng)全部為“1”。

圖4 高激勵下的輸出BIT檢測電路

在輸出BIT檢測過程中測試低激勵時，通過軟件控制BIT_3#信號使電磁繼電器K3撥至空開狀態(tài)，則總線驅(qū)動器采集端的電壓為0 V，此時所有地/開輸出采集端結(jié)果應(yīng)全部為“0”。為防止BIT檢測過程中引起虛警，在激勵BIT檢測電路與正常輸出采集電路之間增設(shè)了隔離二極管V2，選用873廠的(G)BAS21H器件。

3 通道邏輯控制

離散量信號處理模塊中共配置有160路離散量輸入/輸出采集通道，模塊邏輯固化在通用陣列邏輯電路中，GAL器件選用中電58所的JGAL16V8B-15LD和JGAL20V8B-15LD芯片，本模塊的邏輯電路主要實(shí)現(xiàn):1) 控制信號的處理功能；2) 離散量輸入采集功能；3) 離散量輸出功能；4) BIT測試功能。

通過控制GKIOE#信號對輸入電路中的總線驅(qū)動器進(jìn)行使能從而實(shí)現(xiàn)對離散量輸入采集的通道控制；控制GKOEN#信號對輸出通道進(jìn)行選擇；控制GKBEN#信號實(shí)現(xiàn)對BIT檢測通道的切換。模塊內(nèi)設(shè)置內(nèi)部控制變量INL用于控制復(fù)位復(fù)制信號RESET、片選信號IOCOS、校驗(yàn)信號CRC和控制信號CMD，INL邏輯定義為：

INL16=RESET&!IOCSO
INL20=RESET&!IOCSO&!CRC&!CMD

3.1 離散量輸入采集控制邏輯

輸入信號在采集模塊內(nèi)部經(jīng)接口處理電路后，變成TTL電平進(jìn)入數(shù)據(jù)總線，由高速多路總線單向驅(qū)動器控制采集數(shù)據(jù)的地址。當(dāng)CPU的讀寫信號W_R#為讀有效時，CPU通過軟件讀取對應(yīng)地址上的數(shù)據(jù)位從而獲取采集到的輸入離散量狀態(tài)，輸入通道邏輯原理如圖5所示。

JGAL16V8B-15LD器件中離散量輸入邏輯信號EX_IEN和離散量輸出回采邏輯信號EX_TOE的定義為：

EX_IEN=INL16&!A7&!A6&A5&A4&!A3
EX_TOE=INL16&!A7&A6&!A5&A4&A3

圖5 通道控制邏輯信號原理圖

其真值表如表1所示。

表1 EX_IEN與EX_TOE邏輯信號真值表

3.2 離散量輸出采集控制邏輯

CPU的地址線A0-A7通過GAL20器件的邏輯解算，得到輸出信號的片選信號GKOEN#[1∶5]，隨后使能相應(yīng)的鎖存器以控制不同通道進(jìn)行信號輸出，輸出通道的邏輯控制原理如圖6所示。

GKOEN#[1∶5]的真值表為：

表2 GKOEN邏輯信號真值表

離散量信號處理模塊中的采集通道較多，為將BIT檢測覆蓋所有采集通道，在模塊內(nèi)部設(shè)置BIT檢測激勵源，BIT邏輯檢測邏輯信號GKBEN的定義為：

GKBEN=INL20&A7&!A6&!A5&!A4&A3&!A2&!A1&!A0

當(dāng)BIT激勵值注入離散量輸入輸出采集電路后可進(jìn)行各通道的BIT檢測。

圖6 通道控制邏輯信號原理圖

4 結(jié)論

本文針對我國航空領(lǐng)域機(jī)載系統(tǒng)技術(shù)產(chǎn)品全面可控的迫切需求，從系統(tǒng)電路原理設(shè)計(jì)、通道邏輯控制策略和關(guān)鍵元器件選型三方面，提出了一種機(jī)電系統(tǒng)離散量信號處理模塊全面可控的詳細(xì)設(shè)計(jì)方案。實(shí)現(xiàn)了160路地/開離散量的輸入與輸出、內(nèi)部輸出回繞采集和快速接口BIT檢測的功能。同時本文以典型型號設(shè)備為驗(yàn)證平臺，為機(jī)載系統(tǒng)提供了一種產(chǎn)品技術(shù)全面可控的離散量信號采集基礎(chǔ)產(chǎn)品的設(shè)計(jì)方法，在航空裝備產(chǎn)品研制過程中營造了全面可控的設(shè)計(jì)應(yīng)用環(huán)境。