一種基于時(shí)間-頻率特征分析的自適應(yīng)信道化技術(shù)*

匡宏印

(中國(guó)西南電子技術(shù)研究所，成都 610036)

0 引 言

現(xiàn)代戰(zhàn)場(chǎng)電磁環(huán)境十分復(fù)雜，對(duì)電子戰(zhàn)接收機(jī)的瞬時(shí)頻率覆蓋范圍、靈敏度、動(dòng)態(tài)、分辨率等指標(biāo)提出了很高的要求。特別是隨著雷達(dá)信號(hào)調(diào)制方式日益復(fù)雜化，信號(hào)密度不斷提高，時(shí)空頻域交疊越來越嚴(yán)重，對(duì)電子戰(zhàn)接收機(jī)的多信號(hào)分離能力提出了特別的要求。文獻(xiàn)[1]介紹的基于多相濾波結(jié)構(gòu)的信道化接收機(jī)，通過對(duì)算法多相分解大幅度降低計(jì)算資源需求，但其均勻劃分子信道帶來了寬帶信號(hào)分裂、跨信道重復(fù)檢測(cè)等問題。文獻(xiàn)[2]通過設(shè)置奇偶兩組交叉的信道化濾波器組，解決了單信號(hào)環(huán)境下信號(hào)跨信道重復(fù)檢測(cè)問題，但在多信號(hào)環(huán)境下效果不佳，并且無法解決寬帶信號(hào)分裂問題。文獻(xiàn)[3-4]提出了基于快速傅里葉變換(Fast Fourier Transform，F(xiàn)FT)結(jié)構(gòu)的數(shù)字信道化接收機(jī)設(shè)計(jì)方法，利用FFT運(yùn)算代替多相濾波完成信道化過程，實(shí)現(xiàn)對(duì)常規(guī)雷達(dá)信號(hào)的處理，但其運(yùn)算量隨著級(jí)聯(lián)級(jí)數(shù)的增加而增加，并且無法適應(yīng)信號(hào)跨信道分布的情況。針對(duì)以上傳統(tǒng)信道化技術(shù)的缺點(diǎn)，近年來基于分析與綜合技術(shù)的先進(jìn)數(shù)字信道化接收機(jī)(Advanced Digital Channelized Receiver，ADCRx)成為研究的新方向。文獻(xiàn)[5]提出了基于多相濾波結(jié)構(gòu)的分析與綜合信道化算法，能夠解決信號(hào)跨道分布問題，但是存在計(jì)算量大、信號(hào)重建過程復(fù)雜、多信號(hào)分離能力不佳等問題。

本文基于先進(jìn)數(shù)字信道化接收機(jī)(ADCRx)設(shè)計(jì)思想，提出一種信道化新技術(shù)，基于時(shí)間-頻率特征分析[6]，通過二維聚類方法分離跟蹤多信號(hào)，自適應(yīng)動(dòng)態(tài)調(diào)整子信道劃分并對(duì)信號(hào)進(jìn)行重建，實(shí)現(xiàn)高信號(hào)密度條件下對(duì)寬帶復(fù)雜調(diào)制信號(hào)的完整截獲。

1 信號(hào)時(shí)-頻分析

從模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)采集到的數(shù)字脈沖序列可表示為

(1)

式中：s(n)表示信號(hào)序列，η(n)表示噪聲序列，Ω(s)表示存在信號(hào)的區(qū)域。令

(2)

則序列x(n)的N點(diǎn)離散傅里葉變換(Discrete Fourier Transform，DFT)結(jié)果X(k)為

X(k)=x(n)*hk(n)=

(3)

產(chǎn)生兩個(gè)加噪脈沖信號(hào)，信號(hào)1為脈寬30 μs的簡(jiǎn)單脈沖，信號(hào)2為脈寬20 μs、帶寬10 MHz的線性調(diào)頻信號(hào)，信噪比設(shè)定為15 dB。兩個(gè)信號(hào)在時(shí)域上有交疊，頻域上分開，時(shí)域波形和頻譜如圖1所示?？梢?，時(shí)間上重疊的兩個(gè)信號(hào)雖然不能在時(shí)域上做出區(qū)分，但變換到頻域后卻能方便地區(qū)分開來。然而信號(hào)頻譜卻不能提供時(shí)間相關(guān)參數(shù)，即丟失了時(shí)間參數(shù)的測(cè)量分析能力，無法測(cè)量信號(hào)的脈沖到達(dá)時(shí)間(Time-of-Arrival，TOA)、脈沖寬度(Pulse Width，PW)等參數(shù)?，F(xiàn)代信號(hào)分類算法中，都希望這兩個(gè)參數(shù)有很高的時(shí)間分辨率。

圖1 信號(hào)時(shí)域波形和頻譜

借鑒短時(shí)傅里葉變換(Short-Time Fourier Transform，STFT)思想[6]，對(duì)N點(diǎn)輸入信號(hào)不再直接做N點(diǎn)離散傅里葉變換，而是分段每隔L點(diǎn)(1≤L≤N)做一次L點(diǎn)離散傅里葉變換。這樣處理可以獲得時(shí)間參數(shù)分辨能力。具體提升程度與L的取值有關(guān)，若L取1，時(shí)間參數(shù)分辨率等同于ADC原始采樣率；若取L，則時(shí)間分辨率降低到原始采樣率的1/L。L取值同樣影響信號(hào)的頻域分辨能力，L取值越小頻域分辨率越低。當(dāng)L取1時(shí)雖然獲得了最高的時(shí)間分辨率，但同時(shí)也喪失了頻率分辨能力，無法分離時(shí)間上重疊的信號(hào)。在這種處理方式下，時(shí)間分辨率和頻率分辨率的提升是一對(duì)矛盾體，無法兼得。

考慮相鄰兩次離散傅里葉變換之間重疊部分?jǐn)?shù)據(jù)，即每隔L點(diǎn)(1≤L≤N)做一次M點(diǎn)(L≤M≤N)的離散傅里葉變換[7]。將時(shí)間分辨率與頻率分辨率解耦合，那么可以得到兩種分辨率都足夠高的處理方法。分段DFT表達(dá)式為

(4)

式中：x(n)為輸入信號(hào)序列；L為每次處理滑動(dòng)的點(diǎn)數(shù)；p=0,1,…,N/L-1為分段處理的時(shí)間索引，可以理解為分段處理的二次重采樣離散采樣時(shí)刻點(diǎn)；k=0,1,…,M-1代表離散數(shù)字頻率；X(p,k)代表第p組采樣數(shù)據(jù)中，第k個(gè)頻率通道輸出的頻域信號(hào)。隨著輸入采樣序列x(n)的變化，M個(gè)頻率通道輸出的頻域信號(hào)共同構(gòu)成了輸入信號(hào)在對(duì)應(yīng)時(shí)間內(nèi)的頻譜分布。下一次處理開始前，采樣序列x(n)向后滑動(dòng)L點(diǎn)，再得到新的M點(diǎn)頻譜信息。如此持續(xù)下去就能得到信號(hào)頻譜隨時(shí)間變化的規(guī)律，即具備了時(shí)間-頻率兩個(gè)維度分析能力。

對(duì)圖1所示信號(hào)進(jìn)行分段DFT處理，選取四種參數(shù)，其中參數(shù)1的M=8 192、L=8 192，參數(shù)2的M=4 096、L=1 024，參數(shù)3的M=1 024、L=256，參數(shù)4的M=128、L=1，結(jié)果如圖2所示。

圖2 信號(hào)時(shí)間-頻率分析結(jié)果

從圖2中可見，當(dāng)選取DFT點(diǎn)數(shù)(M)越大，得到的頻率分辨率越高；選取的時(shí)域滑動(dòng)點(diǎn)數(shù)(L)越小，得到的時(shí)間分辨率越高。理想情況下希望M值盡量取大(例如1 024)，L值最好取1，然而這樣選取信道化參數(shù)會(huì)導(dǎo)致計(jì)算資源的極大消耗，難以在FPGA中實(shí)現(xiàn)。

分析式(4)，當(dāng)L=1，即每次只向后滑動(dòng)一個(gè)采樣點(diǎn)的情況，此時(shí)計(jì)算分段DFT表達(dá)式，滑動(dòng)到p點(diǎn)采樣數(shù)據(jù)為{x(p-M+1),x(p-M+2),x(p-M+3),…,x(p-1),x(p)}，DFT計(jì)算表達(dá)式為

(5)

當(dāng)滑動(dòng)到p-1點(diǎn)采樣數(shù)據(jù)為{x(p-M),x(p-M+1),x(p-M+2),…x(p-2),x(p-1)}，DFT計(jì)算表達(dá)式為

(6)

比較式(15)和式(16)，有

(7)

由式(7)可見，對(duì)于逐點(diǎn)滑動(dòng)DFT，第p點(diǎn)的結(jié)果可由第p-1點(diǎn)的結(jié)果很方便地獲得。當(dāng)前DFT運(yùn)算輸出只決定于當(dāng)前的輸入采樣點(diǎn)數(shù)據(jù)x(p)、前一次DFT運(yùn)算結(jié)果X(p-1,k)和與本次運(yùn)算無關(guān)需要丟棄的采樣點(diǎn)數(shù)據(jù)x(p-M)，計(jì)算量較小，便于FPGA實(shí)現(xiàn)。FPGA中遞歸實(shí)現(xiàn)結(jié)構(gòu)如圖3所示[7]。

圖3 滑動(dòng)DFT FPGA實(shí)現(xiàn)結(jié)構(gòu)

采用遞歸方式計(jì)算逐點(diǎn)滑動(dòng)DFT，量化截?cái)嗾`差累積會(huì)導(dǎo)致遞歸表達(dá)式不穩(wěn)定，需要進(jìn)行修正[8]。另外由圖2信號(hào)時(shí)間-頻率分析結(jié)果可見，DFT運(yùn)算結(jié)果存在頻譜泄露問題。對(duì)于該問題，通?？稍跁r(shí)域?qū)斎霐?shù)據(jù)加窗解決。然而由式(4)和式(5)可知，對(duì)輸入數(shù)據(jù)加窗會(huì)破壞其遞歸特性，無法再得到表達(dá)式(7)。時(shí)域加窗和頻域卷積運(yùn)算是等效的，可以考慮在頻域?qū)(p,k)與窗函數(shù)作卷積從而完成加窗運(yùn)算[9]。第p點(diǎn)的加窗計(jì)算表達(dá)式為

Xwin(p,k)=X(p,k)*W(k)=

(8)

在FPGA中可通過FIR濾波器高效實(shí)現(xiàn)。

2 二維跟蹤濾波

將加窗(Hanning窗)的逐點(diǎn)滑動(dòng)DFT結(jié)果，如圖4(a)所示，按頻率通道號(hào)k分別求模，得到M組時(shí)間-頻率幅度；再將得到的幅度與門限做比較，并在頻率維合并相鄰?fù)ǖ乐槐Ａ舴逯?，得到時(shí)-頻檢測(cè)結(jié)果，如圖4(b)所示。信號(hào)的時(shí)-頻檢測(cè)結(jié)果描述了信號(hào)隨時(shí)間變化其頻率成分的變化趨勢(shì)。利用這種二維變化規(guī)律，不但可以分離時(shí)間和頻率重合的多個(gè)信號(hào)，而且可以根據(jù)每種信號(hào)調(diào)制方式的具體時(shí)-頻變化規(guī)律對(duì)其進(jìn)行識(shí)別跟蹤。對(duì)跟蹤到的屬于某一信號(hào)的頻率信息進(jìn)行反變換，就能得到該信號(hào)完整的時(shí)域波形，實(shí)現(xiàn)多信號(hào)分離，提高信噪比。下面以幾種常見的脈沖雷達(dá)信號(hào)調(diào)制方式為例來對(duì)此進(jìn)行說明，相關(guān)參數(shù)最大幅度差ΔAmax、最大頻率差Δfmax、最小頻率差Δfmin、最長(zhǎng)中斷時(shí)間Δtmax等需要根據(jù)具體工程實(shí)踐進(jìn)行設(shè)置。

圖4 信號(hào)滑動(dòng)SDFT和時(shí)-頻檢測(cè)結(jié)果

線性調(diào)頻(Linear Frequency Modulation，LFM)信號(hào)其頻率隨時(shí)間線性變化，如圖5(a)所示，利用這個(gè)特點(diǎn)可對(duì)其進(jìn)行識(shí)別跟蹤。以下幾個(gè)準(zhǔn)則判斷信號(hào)是否屬于同一個(gè)線性調(diào)頻信號(hào)：

圖5 幾種調(diào)制類型脈沖信號(hào)時(shí)-頻檢測(cè)結(jié)果

(1)當(dāng)前時(shí)刻信號(hào)幅度與前一時(shí)刻信號(hào)幅度差不大于ΔAmax;

(2)當(dāng)前時(shí)刻信號(hào)頻率與前一時(shí)刻信號(hào)頻率差小于Δfmax；

(3)信號(hào)的頻率變化率Δf/Δt為一常量；

(4)在信號(hào)持續(xù)范圍內(nèi)時(shí)域和頻域沒有中斷。

相位編碼(Phase Shift Keying，PSK)雷達(dá)脈沖信號(hào)如圖5(b)所示，可以通過以下幾個(gè)準(zhǔn)則進(jìn)行跟蹤：

(1)當(dāng)前時(shí)刻信號(hào)幅度與前一時(shí)刻信號(hào)幅度差不大于ΔAmax;

(2)在信號(hào)持續(xù)時(shí)間內(nèi)其頻率不是固定的；

(3)信號(hào)如果發(fā)生頻率變化，每次變化量Δf與本信號(hào)最小頻率變化量Δfmin沒有倍數(shù)關(guān)系；

(4)信號(hào)的頻率變化率Δf/Δt不是常量；

(5)在信號(hào)持續(xù)范圍內(nèi)時(shí)間上基本保持連續(xù)(間斷時(shí)間不大于Δtmax)。

對(duì)新出現(xiàn)的信號(hào)，實(shí)時(shí)統(tǒng)計(jì)其頻率、頻率變化率、幅度等特征參數(shù)，按照上文介紹的準(zhǔn)則判斷信號(hào)歸屬的類型，并對(duì)下一時(shí)刻信號(hào)可能出現(xiàn)的頻率范圍做出預(yù)測(cè)。若下一時(shí)刻出現(xiàn)多個(gè)頻率值，則按照每個(gè)信號(hào)各自預(yù)測(cè)范圍做匹配，即使兩個(gè)信號(hào)某一時(shí)刻在頻率上有重合，也可利用其頻率變化率、幅度等特征參數(shù)的差異對(duì)其作區(qū)分。

利用以上策略對(duì)信號(hào)時(shí)-頻檢測(cè)結(jié)果進(jìn)行判斷、跟蹤、合并，得到單個(gè)完整信號(hào)在其持續(xù)時(shí)間內(nèi)的頻率通道號(hào)(idx)信息。丟棄掉與本信號(hào)無關(guān)的頻率成分，只需將頻率通道號(hào)(idx)及其左(idx-1)右(idx+1)兩個(gè)通道進(jìn)行反變換，就能得到時(shí)-頻濾波后的時(shí)域信號(hào)。反變換公式為

(9)

式中：idx為跟蹤到的頻率通道號(hào)，其是隨時(shí)間n(n=0,1,…,N-1)動(dòng)態(tài)變化的;X(k)為由式(7)得到的滑動(dòng)DFT第k個(gè)頻率通道值。由上式可見，只需將得到的各頻率通道對(duì)應(yīng)的幅度值與數(shù)字本振信號(hào)相乘后再相加就能得到時(shí)域波形，算法所需資源很少，便于FPGA實(shí)現(xiàn)。

3 信道化方案

基于時(shí)間-頻率特征分析的自適應(yīng)信道化技術(shù)FPGA實(shí)現(xiàn)結(jié)構(gòu)如圖6所示，算法實(shí)現(xiàn)步驟如下：

圖6 信道化結(jié)構(gòu)

Step1 對(duì)信號(hào)做數(shù)字下變頻(Digital Down Converters，DDC)得到正交復(fù)信號(hào)x(n)。

Step2 根據(jù)式(7)計(jì)算x(n)的逐點(diǎn)滑動(dòng)DFT值X(p,k)。

Step3 根據(jù)式(8)計(jì)算X(p,k)的加窗值Xwin(p,k)。

Step4 計(jì)算Xwin(p,k)的模值|Xwin(p,k)|。

Step5 對(duì)得到的模值進(jìn)行信號(hào)檢測(cè)、合并、跟蹤得到有效信道號(hào)idx。

Step6 根據(jù)信道號(hào)idx按照式(9)進(jìn)行反變換得到輸出時(shí)域信號(hào)y(n)。

4 仿真實(shí)驗(yàn)

為驗(yàn)證算法有效性，產(chǎn)生如下三個(gè)時(shí)域和頻域有重疊的脈沖信號(hào)進(jìn)行仿真，信號(hào)采樣頻率設(shè)定為500 MHz：信號(hào)1為脈寬15 μs、頻率377 MHz的簡(jiǎn)單脈沖；信號(hào)2為脈寬30 μs、帶寬40 MHz、中心頻率375 MHz的線性調(diào)頻信號(hào)；信號(hào)3為脈寬20 μs、帶寬6 MHz、中心頻率415 MHz的相位編碼信號(hào)，信噪比15 dB。信號(hào)間的時(shí)間和頻率重疊關(guān)系如圖7所示。

圖7 信號(hào)時(shí)域波形和滑動(dòng)DFT結(jié)果

首先對(duì)產(chǎn)生的混疊信號(hào)進(jìn)行數(shù)字下變頻處理，數(shù)字本振信號(hào)選取為375 MHz，再使用本文算法進(jìn)行信道化處理，輸出結(jié)果如圖8所示?？梢姡跁r(shí)間和頻率上都重疊的三個(gè)不同調(diào)制類型雷達(dá)信號(hào)，能正確地從各子信道輸出，并且子信道可以跟隨信號(hào)頻率的變化做自適應(yīng)調(diào)整，輸出信號(hào)在子信道調(diào)整時(shí)依然保持正確的相位關(guān)系。

圖8 子信道信號(hào)分離輸出結(jié)果

對(duì)于傳統(tǒng)信道化技術(shù)，當(dāng)時(shí)間上有交疊的多個(gè)信號(hào)在頻率上也相差不大時(shí)(頻率差小于子信道帶寬)，無法有效分離多個(gè)信號(hào)。解決方法通常是增加信道數(shù)、減小子信道帶寬，這樣不但會(huì)帶來計(jì)算資源大幅度增加，面對(duì)寬帶低截獲雷達(dá)信號(hào)(LFM、PSK等)，還會(huì)造成嚴(yán)重的信號(hào)分裂和重復(fù)檢測(cè)，影響后續(xù)信號(hào)參數(shù)測(cè)量、分選和識(shí)別。本文算法基于信號(hào)的時(shí)-頻特征分析，即使多個(gè)信號(hào)存在時(shí)間和頻率交疊，也能利用不同信號(hào)時(shí)-頻變化趨勢(shì)的差異將其分離開，并且子信道可以自動(dòng)匹配對(duì)應(yīng)信號(hào)，做到子信道號(hào)和子信道寬度的自適應(yīng)調(diào)整，不會(huì)造成寬帶信號(hào)分裂和重復(fù)檢測(cè)。

5 FPGA實(shí)現(xiàn)

在Xilinx公司Virtex7系列FPGA芯片上實(shí)現(xiàn)本信道化算法，開發(fā)環(huán)境為vivado 2016.4，芯片型號(hào)為xc7vx690tffg1927-2，開發(fā)語(yǔ)言VHDL，F(xiàn)PGA資源使用情況如表1所示。

表1 FPGA實(shí)現(xiàn)資源使用情況統(tǒng)計(jì)表

輸入時(shí)間和頻率上有重疊的三個(gè)雷達(dá)脈沖信號(hào)，其信號(hào)形式分別為簡(jiǎn)單脈沖、線性調(diào)頻信號(hào)和相位編碼信號(hào)，經(jīng)過FPGA數(shù)字下變頻和信道化模塊處理后輸出如圖9所示。由圖可見，本文所提信道化算法不但能正確分離多個(gè)時(shí)-頻重疊的脈沖信號(hào)，而且資源需求量低，具有很好的工程實(shí)用價(jià)值。

圖9 FPGA仿真波形

6 結(jié)束語(yǔ)

針對(duì)傳統(tǒng)數(shù)字信道化技術(shù)面臨的問題，本文提出了一種基于信號(hào)時(shí)間-頻率特征分析的自適應(yīng)信道化技術(shù)，根據(jù)不同信號(hào)的時(shí)-頻特征變化趨勢(shì)，自適應(yīng)動(dòng)態(tài)分配、組合子信道，反變換后輸出截獲的完整時(shí)域信號(hào)，解決信號(hào)重復(fù)檢測(cè)、分裂等問題，無需抽取，不降低信號(hào)的時(shí)間分辨率，有利于對(duì)信號(hào)進(jìn)行細(xì)微指紋特征分析，并且運(yùn)算復(fù)雜度較低，適用于FPGA等硬件的實(shí)現(xiàn)，具有較強(qiáng)的工程實(shí)用價(jià)值。

當(dāng)前子信道跟蹤預(yù)測(cè)部分使用常規(guī)方法，后續(xù)需要研究利用人工智能等最新技術(shù)手段的低延遲、低資源開銷跟蹤預(yù)測(cè)算法，構(gòu)建更加智能化的信道跟蹤結(jié)構(gòu)，進(jìn)一步提升算法性能。