SOI壓力芯片敏感電阻條刻蝕研究

吳佐飛， 齊 虹， 張 巖， 尚瑛琦， 劉嘉銘, 岳 宏

(中國電子科技集團(tuán)公司第四十九研究所，黑龍江 哈爾濱 150028)

0 引 言

絕緣體上硅 ( silicon on insulator，SOI) 壓力敏感芯片以底層硅(Si)作為支撐結(jié)構(gòu)，中間SiO2絕緣層作為隔離層，頂層硅作為敏感結(jié)構(gòu)層，彌補(bǔ)了傳統(tǒng)的體硅壓阻式傳感器的PN結(jié)隔離方式的溫度限制，在航空、航天、海洋、化工等領(lǐng)域已經(jīng)得到了廣泛應(yīng)用，為這些領(lǐng)域重要參數(shù)的精確檢測和測量提供了可靠的數(shù)據(jù)支持[1～4]。

敏感電阻條作為SOI壓力敏感芯片的力學(xué)感知結(jié)構(gòu)，其制作過程會影響敏感芯片的性能。SOI壓力敏感芯片電阻條制作通常采用的是反應(yīng)離子刻蝕(reactive ion etching,RIE)工藝，RIE是在電場中反映氣體離子的化學(xué)反應(yīng)同時(shí)伴有離子轟擊的物理反應(yīng)，雖然在電場的作用下其縱向的刻蝕能力非常強(qiáng)，具有較好的各項(xiàng)異性，但在刻蝕過程當(dāng)中仍然會有部分離子轟擊側(cè)壁，會對敏感電阻條側(cè)壁表面載流子分布以及晶格結(jié)構(gòu)造成損傷，這對器件層Si厚度僅為1 μm的SOI材料來說影響是較為明顯的，會影響SOI壓力敏感芯片的穩(wěn)定性。[5]

為了提高SOI壓力敏感芯片的穩(wěn)定性從敏感電阻條的刻蝕工藝(刻蝕功率、氣體流量)優(yōu)化設(shè)計(jì)入手，控制刻蝕過程中的等離子體能量和數(shù)量，減少等離子體對敏感電阻條的損傷[6,7]。

1 實(shí) 驗(yàn)

實(shí)驗(yàn)采用美國Trion公司的MINILOCK II系列的等離子刻蝕機(jī)，以SF6/O2作為刻蝕氣體對SOI硅片上頂層硅進(jìn)行加工，制作如圖1所示的SOI壓力芯片。

圖1 SOI壓力芯片示意

制作完成后采用掃描電鏡測試敏感電阻條的形貌；在恒溫25 ℃時(shí)，通過探針臺對SOI壓力芯片進(jìn)行1 mA恒流源供電測試，采集輸出信號，每隔10 h進(jìn)行一次數(shù)據(jù)采集，共進(jìn)行50 h，測試期間傳感器保持上電工作狀態(tài)，測試其穩(wěn)定性。結(jié)合之前的實(shí)驗(yàn)數(shù)據(jù)結(jié)果，在初步實(shí)驗(yàn)的基礎(chǔ)上進(jìn)行本次實(shí)驗(yàn)，對刻蝕功率和SF6/O2氣體流量的變化進(jìn)行了分析，見表1～表3，分析刻蝕結(jié)果選出最優(yōu)參數(shù)進(jìn)行刻蝕。

表1 刻蝕功率影響

表2 氣體流量影響

表3 腔室壓力影響

2 結(jié)果與討論

2.1 刻蝕功率對敏感電阻條形貌和芯片穩(wěn)定性影響

對圖2進(jìn)行對比發(fā)現(xiàn)，在腔室壓力、氣體流量等工藝參數(shù)一定的情況下，隨著刻蝕功率的增加，對SEM的敏感電阻條截面圖分析發(fā)現(xiàn)，在刻蝕功率為180 W時(shí)，敏感電阻條側(cè)壁垂直度和光滑度最優(yōu)，說明增大刻蝕功率，提高了等離子體的方向性，使刻蝕的各向異性增大，提高了側(cè)壁的垂直度和光滑度，減少了等離子體對敏感電阻條側(cè)壁的損傷。繼續(xù)增大刻蝕功率，會使到達(dá)底部的等離子體能量增大，增大了等離子體的反濺射能力，反濺射作用增強(qiáng)，對電阻條造成一定損傷，對敏感電阻條的側(cè)壁光滑度造成一定損傷。

圖2 不同功率下敏感電阻條截面圖

對SOI壓力芯片穩(wěn)定性測試，結(jié)果如表4所示， 50 h內(nèi)芯片零點(diǎn)輸出，在刻蝕功率為180 W時(shí)，零點(diǎn)輸出漂移最小為0.020 mV, 刻蝕功率為140 W時(shí)，零點(diǎn)輸出漂移最大為0.102 mV。

表4 不同刻蝕功率下SOI壓力芯片穩(wěn)定性測試數(shù)據(jù)

2.2 氣體流量對敏感電阻條形貌和芯片穩(wěn)定性影響

對圖3進(jìn)行對比發(fā)現(xiàn)，工藝中通入少量氧氣可使敏感電阻條側(cè)壁變得光滑， 原因是由于氧等離子的加入會使得氟化物沉積變少，從而改善了側(cè)壁的光滑度。

圖3 不同氧氣流量下敏感電阻條截面

對SOI壓力芯片穩(wěn)定性測試，結(jié)果如表5所示， 50 h內(nèi)芯片零點(diǎn)輸出，少量氧氣的通入會提高芯片的零點(diǎn)輸出穩(wěn)定性，氧氣流量繼續(xù)增加會降低芯片的零點(diǎn)輸出穩(wěn)定性。

表5 不同氧氣比例下SOI壓力芯片穩(wěn)定性測試數(shù)據(jù)

2.3 腔室壓強(qiáng)對敏感電阻條刻蝕速率的影響

通過2.1節(jié)和2.2節(jié)的試驗(yàn)，已經(jīng)找出合適的功率、氧氣流量參數(shù)，能夠提高芯片的穩(wěn)定性，有效降低了等離子體刻蝕對芯片電阻條側(cè)壁的損失。但是，影響干法刻蝕效果的工藝參數(shù)還有腔室壓強(qiáng)，從刻蝕原理分析，隨著腔室壓力増加，刻蝕速率會增大，選擇合適的腔室壓強(qiáng)，能夠得到最大的刻蝕速率。這樣能夠有效降低制造成本以及等離子體對芯片電阻條造成的損傷。

如圖4所示，隨著腔內(nèi)壓強(qiáng)的上升，電阻條的刻蝕速率也在增加，但是當(dāng)壓強(qiáng)增加到一定值，也就是25 Pa時(shí)，Si的刻蝕速率達(dá)到最大值，為900 nm/min左右。繼續(xù)增加壓強(qiáng)，反而會降低刻蝕速率。這是由于反應(yīng)腔室的壓強(qiáng)主要是改變離子的能量和離子對Si材料的轟擊方向，因?yàn)閴簭?qiáng)增大了，即壓力增大了，等離子體的物理特性、能量、活性，以及化學(xué)反應(yīng)的速度，樣片受到的壓力等都將發(fā)生變化。

圖4 不同腔室壓強(qiáng)刻蝕速率曲線

Si的刻蝕速率達(dá)到極限的主要原因是刻蝕氣體SF6與Si的化學(xué)反應(yīng)達(dá)到了飽和。壓強(qiáng)的增加使得等離子碰撞的概率上升，因此離子的能量減少了，方向性也變差了。壓強(qiáng)增加的同時(shí)，氣體的揮發(fā)性也受到抑制，這最終也會制約刻蝕速率。

3 結(jié) 論

研究了刻蝕功率和氣體流量對SOI壓力芯片敏感電阻刻蝕的影響，發(fā)現(xiàn)適當(dāng)增大刻蝕功率，會提高等離子體的方向性，使刻蝕的各向異性增大，減少等離子體對敏感電阻條側(cè)壁的損傷，提高SOI壓力芯片的穩(wěn)定性。少量氧氣可使敏感電阻條側(cè)壁變得光滑。而為了減少等離子體對電阻條的刻蝕時(shí)間，又研究了腔室壓強(qiáng)對刻蝕速率的影響，選擇出最優(yōu)的腔室壓強(qiáng)值。