三維集成技術(shù)在紅外探測(cè)器中的應(yīng)用

譚 振,聶 媛,于 艷,田 震,喻松林

(華北光電技術(shù)研究所,北京 100015)

1 引 言

在半導(dǎo)體和微電子領(lǐng)域,垂直堆疊集成電路的趨勢(shì)已成為滿足諸如高性能、多功能、低功耗、小型化電子設(shè)備要求的可行的解決方案,實(shí)現(xiàn)此目的的各種方法和過(guò)程稱為三維集成技術(shù)(3D integration)。通常,三維集成是一個(gè)廣義術(shù)語(yǔ),其技術(shù)可分為三維晶圓級(jí)封裝、基于三維中介層(interposer)的集成、三維堆疊式集成電路(3D stacked IC,3D-SIC)、單片三維集成電路、三維異構(gòu)集成等。

三維晶圓級(jí)封裝的操作對(duì)象是晶圓,它通過(guò)采用重分布層(Redistribute layers，RDL)和凸點(diǎn)工藝(bumping process)來(lái)形成互連；基于中介層的三維封裝其特點(diǎn)是芯片被貼裝在中介層(中介層的材料可以是硅、玻璃或者有機(jī)材料)的兩端,通過(guò)硅通孔(Through Silicon Vias，TSVs)實(shí)現(xiàn)電學(xué)連接；三維堆疊集成電路是通過(guò)TSV將集成電路(Integrate Circuit)之間進(jìn)行互連；單片三維集成電路是利用代工廠的工藝,在單個(gè)芯片上堆疊多器件層,在這個(gè)過(guò)程中,非常精細(xì)的TSV并不是其實(shí)現(xiàn)電學(xué)互連的必選手段；三維異構(gòu)集成是指基于不同半導(dǎo)體材料體系,進(jìn)行單片級(jí)(如異質(zhì)外延集成)或者晶圓級(jí)集成,如將氮化鎵高電子遷移率晶體管(High electron mobility transistor,HEMT)器件、磷化銦異質(zhì)結(jié)雙極晶體管(Hetero junction bipolar transistor,HBT)和硅MEMS器件封裝在CMOS晶圓上。

紅外焦平面探測(cè)器是一種可處理大量并行信號(hào)的器件,在一幀周期內(nèi),焦平面陣列上的每個(gè)像元都在處理入射到探測(cè)器上的光子信號(hào)。對(duì)于像元數(shù)量巨大的大規(guī)格焦平面陣列,所有像元同時(shí)工作的這種機(jī)制只能通過(guò)在像元級(jí)將光電二極管和讀出電路進(jìn)行垂直互連來(lái)實(shí)現(xiàn)。圖1展示了最簡(jiǎn)單的垂直集成,即焦平面陣列堆疊在單片硅電路之上,這也是傳統(tǒng)的紅外焦平面探測(cè)器互連形式。

圖1 傳統(tǒng)的紅外探測(cè)器結(jié)構(gòu)示意圖

在很長(zhǎng)的一段時(shí)間內(nèi),傳統(tǒng)紅外焦平面探測(cè)器的發(fā)展都是以光電二極管陣列的發(fā)展為主線,但是隨著紅外焦平面探測(cè)器技術(shù)發(fā)展,讀出電路的發(fā)展也逐漸凸顯出其重要作用。趨勢(shì)之一是探測(cè)器像元尺寸的減小,這意味著在同樣的焦平面規(guī)格下可以獲得更多的場(chǎng)景內(nèi)容；趨勢(shì)之二是在像元內(nèi)增加信號(hào)處理能力,這使得全數(shù)字化焦平面成為可能。在此趨勢(shì)下,紅外探測(cè)器將向著小體積、重量、功耗；高可靠性、高穩(wěn)定性的集成化智能化系統(tǒng)發(fā)展。

然而,這兩個(gè)趨勢(shì)的發(fā)展對(duì)讀出電路設(shè)計(jì)提出了難題:在更小的像元面積內(nèi)集成更多的電路功能。克服這個(gè)難題的措施之一就是采用更先進(jìn)的CMOS設(shè)計(jì)節(jié)點(diǎn),但是研究發(fā)現(xiàn),超過(guò)28 nm后,先進(jìn)設(shè)計(jì)技術(shù)的成本優(yōu)勢(shì)開(kāi)始下降[1]。因此,研究人員開(kāi)始轉(zhuǎn)向三維讀出電路(3D ROIC)的研發(fā)。

傳統(tǒng)的二維電路結(jié)構(gòu)限制了像元級(jí)電路功能,三維電路集成顯示出了其不受像元尺寸限制的優(yōu)越性。積分電容作為讀出電路中的關(guān)鍵參數(shù)之一,不再支配電路可用面積,這就允許在像元級(jí)額外增加信號(hào)處理功能,比如片上A/D轉(zhuǎn)換、數(shù)據(jù)壓縮、原位信號(hào)處理等功能[2]。同時(shí),三維集成電路將允許在相互獨(dú)立的層內(nèi)布局模擬電路和數(shù)字電路,如圖2示意,這就可以充分利用模擬和數(shù)字電路各自的最佳設(shè)計(jì)規(guī)則和工藝技術(shù),從而降低噪聲、功耗并且提高產(chǎn)出率。

圖2 三維垂直集成示意圖

美國(guó) DARPA(Defence Advanced Research Project Agency)在2001年就提出了VISA(Vertical Integrate Sensor Array)項(xiàng)目研究,旨在提高光電探測(cè)器性能,拓展光電探測(cè)器功能。參與該項(xiàng)目的研究結(jié)構(gòu)包括DRS Infrared Technology、MCNC、Rockwell Scientific、Raytheon Vision Systems、University of NY at Albany以及Lincoln Laboratory。項(xiàng)目分兩個(gè)階段,第一個(gè)階段是研究通孔互連方法的可行性,同時(shí)研究大動(dòng)態(tài)范圍的A/D電路；第二個(gè)階段是將通孔互連技術(shù)和電路技術(shù)進(jìn)行集成,從而獲得基于垂直集成技術(shù)的高性能傳感器[3]。

從DARPA提出上述研究計(jì)劃,至今已近20年,本文對(duì)上述研究機(jī)構(gòu)的公開(kāi)報(bào)道的相關(guān)研究結(jié)果進(jìn)行了總結(jié),同時(shí)探討了三維集成技術(shù)在紅外探測(cè)器研制中面臨的挑戰(zhàn)及發(fā)展趨勢(shì)。

2 紅外焦平面探測(cè)器中的三維集成工藝

紅外焦平面探測(cè)器芯片由光電二極管陣列和讀出電路芯片互連形成。根據(jù)互連形式可以分為兩種,其一是采用In柱的互連結(jié)構(gòu),該結(jié)構(gòu)是國(guó)內(nèi)外絕大多數(shù)研究機(jī)構(gòu)的技術(shù)方案(圖3(a))；其二是采用通孔的互連結(jié)構(gòu)(圖3(b)),是美國(guó)DRS公司獨(dú)有的技術(shù)方案,稱之為HDVIP(High Density Vertical Integrated Photodetector)[4],本質(zhì)上也是垂直集成技術(shù)的應(yīng)用,得益于光電二極管的特殊結(jié)構(gòu),DRS公司在紅外探測(cè)器三維垂直集成技術(shù)方面的研究一直處于行業(yè)領(lǐng)先水平。

圖3 In柱互連和通孔互連結(jié)構(gòu)的紅外探測(cè)器示意圖

綜上所述,紅外探測(cè)器中的三維集成可以分為讀出電路的三維集成以及探測(cè)器的三維集成,由于摒棄了In柱互連,后者集成度更高。但是無(wú)論哪一種集成結(jié)構(gòu),采用通孔互連都是必備的技術(shù)途徑。

TSV是三維集成電路的一種主流技術(shù)。它是一種系統(tǒng)級(jí)架構(gòu)的新方法,內(nèi)部含有多個(gè)平面器件層的疊層,并經(jīng)由TSV以垂直短線方式取代傳統(tǒng)的芯片互連線方法,無(wú)需外部引線鍵合。采用TSV技術(shù)集成相同類型的紅外探測(cè)器信號(hào)處理電路,可以提高單位面積/體積上的電容值或者功能模塊,因此能夠顯著提升紅外探測(cè)器的電荷處理能力或者增加電路功能,并且可減少信號(hào)傳輸?shù)难舆t并能增加帶寬。采用TSV技術(shù)集成不同類型的紅外探測(cè)器信號(hào)處理電路,如將信號(hào)處理、圖像處理和數(shù)據(jù)存儲(chǔ)等芯片集成,可以降低紅外系統(tǒng)體積重量和功耗,提高系統(tǒng)集成度。

美國(guó)MIT林肯實(shí)驗(yàn)室,將絕緣物上硅(Silicon On Insulator,SOI)晶圓作為轉(zhuǎn)移晶圓,每?jī)蓪有酒ㄟ^(guò)低溫氧化物-氧化物鍵合后,將SOI晶圓處理掉,在頂層芯片上干法刻蝕出直徑1.5 μm的TSV,進(jìn)行標(biāo)準(zhǔn)的通孔填充,實(shí)現(xiàn)與下面相鄰層芯片的連通。重復(fù)該過(guò)程,完成了兩個(gè)CMOS電路與一個(gè)雪崩光電探測(cè)器(Avalanche Photo Detector,APD)芯片的三維集成,其工藝過(guò)程如圖4所示。

圖4 MIT林肯實(shí)驗(yàn)室3D集成工藝步驟

由于采用了SOI技術(shù),不僅可以降低Si襯底上的寄生電容,降低功耗,提高運(yùn)行速度,同時(shí),在多層電路通孔互連時(shí),通孔之間是絕緣的,每個(gè)通孔可以直接進(jìn)行金屬沉積,簡(jiǎn)化了工藝。

美國(guó)DRS公司的三維集成工藝過(guò)程如圖5所示。在模擬電路上進(jìn)行深硅刻蝕、深孔鈍化層沉積,形成鍵合對(duì)準(zhǔn)標(biāo)記,接下來(lái),采用機(jī)械研磨、化學(xué)機(jī)械拋光等工藝將模擬電路減薄到30 μm左右,露出鍵合標(biāo)記；在數(shù)字電路上進(jìn)行金屬沉積、TSV焊盤成型等工藝。之后,將兩個(gè)電路芯片對(duì)準(zhǔn)鍵合,接著制備TSV,然后沉積金屬,經(jīng)光刻刻蝕成型,完成模擬電路數(shù)字電路的連接。碲鎘汞紅外探測(cè)器與兩層電路的鍵合,DRS依舊采用其傳統(tǒng)的HDVIP工藝,采用三維集成工藝后,DRS科研人員驗(yàn)證了該結(jié)構(gòu)可以承受2000余次溫度沖擊(室溫到77 K溫差)[5]。圖6為掃描電鏡下3D讀出電路和紅外探測(cè)器剖面圖。

圖5 DRS公司模擬電路和數(shù)字電路的三維集成示意圖

圖6 掃描電鏡下3D讀出電路和紅外探測(cè)器剖面圖

英國(guó)BAE公司提出的解決方案是基于中介層的(3D interposer)的三維垂直集成,研發(fā)人員利用雙面電路板卡(Double Sided Circuit Card Assembly)作為中介層,圖像傳感器在電路板的一側(cè)對(duì)輻射進(jìn)行響應(yīng),產(chǎn)生的信號(hào)在電路板的另一側(cè)由專用集成電路、內(nèi)存進(jìn)行處理和存儲(chǔ)。

內(nèi)存和閃存芯片被減薄到330 μm,然后貼裝到專用集成電路上,并且通過(guò)引線鍵合連接；接下來(lái),集成電路、內(nèi)存和閃存被粘接到中介層的一面,焦平面陣列器件粘接到中介層的另一面,各個(gè)分立器件之間通過(guò)引線進(jìn)行鍵合,從而完成多種器件的三維集成,如圖7所示。

圖7 SMART芯片雙面電路板集成的實(shí)物圖

3 三維集成紅外探測(cè)器芯片的應(yīng)用

隨著光電系統(tǒng)應(yīng)用需求的牽引,紅外探測(cè)器正在向著縮小體積、重量和功耗,同時(shí)提高功能集成度的方向發(fā)展。如,針對(duì)遠(yuǎn)距離、復(fù)雜背景下探測(cè)應(yīng)用,需提高紅外探測(cè)器陣列規(guī)格、縮小像元尺寸,從而形成高分辨率識(shí)別能力,同時(shí)還需提高紅外探測(cè)器靈敏度、幀頻及動(dòng)態(tài)范圍,以實(shí)現(xiàn)在復(fù)雜背景下快速、準(zhǔn)確的探測(cè)并跟蹤目標(biāo)；針對(duì)激光雷達(dá)應(yīng)用,要求探測(cè)器讀出電路具備高精度信號(hào)捕捉能力以進(jìn)行目標(biāo)測(cè)距,同時(shí)還須具備傳統(tǒng)讀出電路視頻信號(hào)處理能力；在無(wú)人機(jī)、單兵手持熱像儀等應(yīng)用中,為了降低紅外系統(tǒng)的體積重量和功耗,探測(cè)器芯片和外圍圖像處理芯片要盡可能集成在一起,單片讀出電路已經(jīng)難以實(shí)現(xiàn)系統(tǒng)要求的諸多功能。采用三維集成技術(shù)實(shí)現(xiàn)多電路集成,可突破傳統(tǒng)單片讀出電路對(duì)紅外系統(tǒng)性能和功能的限制,提高系統(tǒng)極限性能、擴(kuò)展系統(tǒng)功能并且提高其集成度,滿足對(duì)遠(yuǎn)距離弱小目標(biāo)探測(cè)、高精度激光雷達(dá)成像等需求。針對(duì)以上應(yīng)用,國(guó)外已經(jīng)開(kāi)展了相關(guān)研究。

3.1 主/被動(dòng)成像探測(cè)器

主/被動(dòng)成像探測(cè)是隨著光電對(duì)抗、光電隱身的發(fā)展而出現(xiàn)的新型成像探測(cè)技術(shù),它可以將大范圍被動(dòng)成像偵查與小范圍主動(dòng)成像跟蹤結(jié)合起來(lái),同時(shí)獲得目標(biāo)距離像、強(qiáng)度像、距離-角度像等多種信息,可以廣泛用于天文觀察、衛(wèi)星跟蹤、洲際導(dǎo)彈預(yù)警、激光武器以及常規(guī)防空武器預(yù)警等領(lǐng)域[6]。

采用同一焦平面和同一光學(xué)系統(tǒng),通過(guò)改變讀出電路的工作模式,可以使其在主動(dòng)和被動(dòng)模式之間切換,適應(yīng)主被動(dòng)成像探測(cè)雙模需求。由于主動(dòng)、被動(dòng)兩種工作模式下,讀出電路發(fā)揮的功能不同,其電路設(shè)計(jì)也存在很大差異,無(wú)法在單片電路上實(shí)現(xiàn)。因此,三維集成電路成為切實(shí)可行的解決方案。

2006年,美國(guó)的MIT林肯實(shí)驗(yàn)室,開(kāi)發(fā)了基于全耗盡SOI CMOS的制造工藝和技術(shù),通過(guò)堆疊SOI晶圓上制造的電路來(lái)形成三維集成電路,依靠微米尺度通孔來(lái)互連多層電路結(jié)構(gòu)。他們研制出了三層集成的64×64、 50 μm像元間距的激光雷達(dá)成像芯片,用于三維互連的通孔直徑為1.5 μm,每個(gè)像元上有6個(gè)TSVs。第一層是30 V工作的蓋革模式APD陣列；第二層是基于3.3 V、 0.35 μm SOI工藝制備的電路,用于APD施加偏壓,在APD雪崩時(shí)產(chǎn)生停止信號(hào)；第三層是基于1.5 V、 0.18 μm SOI工藝制備的電路,是計(jì)時(shí)電路[7]。具體結(jié)構(gòu)如圖8所示。

圖8 3D-LADAR的通孔掃描電鏡圖以及電路構(gòu)成圖

測(cè)試結(jié)果表明3D-LADAR芯片的時(shí)間分辨率達(dá)到2 ns。該芯片是第一個(gè)包含有源電路和器件的三層結(jié)構(gòu)芯片,第一次驗(yàn)證了三種不同工藝集成在一個(gè)三維芯片上的可行性[8]。

3.2 高性能紅外探測(cè)器

紅外焦平面探測(cè)器的讀出電路方式多采用模擬電路,其中電容部分占據(jù)了大部分的像素面積。通過(guò)三維集成技術(shù),可以在像素單元上增加積分電容的面積,在長(zhǎng)波波段,可以將NETD提升接近一個(gè)量級(jí),中波波段也有小幅度提升；由于增加了積分電容面積,場(chǎng)景動(dòng)態(tài)范圍可以提升到120 dB。這將允許同時(shí)探測(cè)高溫目標(biāo)和常溫背景。ROIC將具備更多功能,更加智能化,例如校正、盲元替代、幀平均等都可以在片上完成。

美國(guó)DRS公司D.S.Temple等人報(bào)道了采用高密度3D集成制備紅外探測(cè)器工作?；跇?biāo)準(zhǔn)CMOS技術(shù)設(shè)計(jì)了模擬和數(shù)字兩款電路,在不同的工廠完成流片之后,兩片電路通過(guò)256×256陣列的TSV連接,直徑4 μm,深度30 μm,像元間距為30 μm。經(jīng)測(cè)試,3D互連的連通率超過(guò)99.9 %[5]。三維集成碲鎘汞紅外探測(cè)器的結(jié)構(gòu)如圖9所示。

圖9 三維集成碲鎘汞紅外焦平面探測(cè)器掃描電鏡圖

與中波HgCdTe焦平面陣列互連后(HgCdTe的膜厚為7 μm),測(cè)試了探測(cè)器噪聲等效光通量(Noise Equivalent Flux,NEΔΦ),其直方圖如圖10,整體呈高斯分布,表明集成后無(wú)明顯的過(guò)剩噪聲機(jī)制引入,有效像元率為97.5 %,大部分盲元來(lái)源于接觸孔開(kāi)孔工藝,而不是3D電路集成工藝。研究人員利用該器件進(jìn)行了熱成像演示,如圖11所示,三維集成過(guò)程沒(méi)有引入盲元簇,也沒(méi)有明顯的串音,證明了三維集成結(jié)構(gòu)可以將光子信號(hào)較好的從像元傳輸?shù)降讓与娐?并且沒(méi)有引入明顯的噪聲。

圖10 三維集成中波紅外探測(cè)器噪聲等效光通量測(cè)試圖

圖11 三維集成中波紅外探測(cè)器熱成像圖

中國(guó)電科11所正在開(kāi)展三維集成長(zhǎng)波碲鎘汞紅外探測(cè)器研究。將模擬電路與數(shù)字電路分開(kāi),基于后穿孔(TSV-last)工藝,將兩層及以上的處理電路進(jìn)行集成,可以有效降低模擬信號(hào)噪聲,提高單位像素上積分電容面積。目前在研三維集成長(zhǎng)波碲鎘汞紅外探測(cè)器陣列規(guī)格為640×512,像元間距為25 μm,響應(yīng)波段8～10 μm,具備18 bits的數(shù)字信號(hào)處理能力,動(dòng)態(tài)范圍能夠達(dá)到100 dB,NETD達(dá)到3 mK。該技術(shù)突破后,將為更小間距更大陣列規(guī)格的高性能長(zhǎng)波碲鎘汞紅外探測(cè)器奠定良好基礎(chǔ)。

3.3 片上相機(jī)

通過(guò)三維集成技術(shù),可以將傳統(tǒng)的熱像儀大多數(shù)后端信號(hào)處理電路集成到讀出電路一端,從而縮小熱像儀的體積重量和功耗,實(shí)現(xiàn)片上相機(jī)(Camera-on-Chip)。

2015年,美國(guó)BAE公司在DARPA支持下開(kāi)展了低成本熱像儀(Low Cost Thermal Imager,LCTI-M)項(xiàng)目研究,提出了SMART(Stacked Modular Architecture High-Resolution Thermal)片上相機(jī),基于12 μm中心距的長(zhǎng)波640×480非制冷紅外探測(cè)器,采用多電路集成、光學(xué)集成的方案,實(shí)現(xiàn)了體積2.9 cm3,探測(cè)器重量5.1 g的片上相機(jī),其幀頻可達(dá)60 Hz,功耗不到500 mW[9]。圖12是片上相機(jī)的結(jié)構(gòu)模型圖,圖13是片上相機(jī)集成到手機(jī)上的成像圖。

圖12 BAE公司片上相機(jī)的概念圖

圖13 片上相機(jī)在手機(jī)上的成像

3.4 可重構(gòu)成像

當(dāng)下探測(cè)成像系統(tǒng)只能執(zhí)行單一或有限的光信息探測(cè),如強(qiáng)度和偏振探測(cè),這是由于探測(cè)器讀出電路是針對(duì)特定探測(cè)器、特定模式和特定任務(wù)設(shè)計(jì)的,只對(duì)感興趣的信號(hào)進(jìn)行采樣傳輸和處理,本質(zhì)上是專用集成電路(Application Specific Integrated Circuit,ASIC)。如果在強(qiáng)度探測(cè)的基礎(chǔ)上增加對(duì)目標(biāo)相位、偏振、距離、光譜等信息的探測(cè),能顯著提高對(duì)目標(biāo)的探測(cè)和識(shí)別能力,這是未來(lái)光電探測(cè)器的發(fā)展方向之一。

2016年9月,DARPA啟動(dòng)了可重構(gòu)成像(Reconfigurable Imaging,ReImagine)項(xiàng)目,目的是創(chuàng)建一種類似現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gated Array,FPGA)的結(jié)構(gòu),結(jié)合理論和算法的開(kāi)發(fā),當(dāng)探測(cè)器具備對(duì)多種光信息的感知能力時(shí),使探測(cè)器學(xué)會(huì)收集最具價(jià)值的信息。ReImagine項(xiàng)目的目標(biāo)是闡明單一的,可重構(gòu)的讀出電路結(jié)構(gòu)能夠適應(yīng)多模式成像任務(wù)。比如,以不同的空間或時(shí)間分辨率進(jìn)行探測(cè),以同幀或異步模式工作,對(duì)主動(dòng)飛行時(shí)間進(jìn)行采集等。

在該項(xiàng)目中,三維集成技術(shù)成為像素級(jí)自適應(yīng)讀出電路的實(shí)現(xiàn)手段。模擬信號(hào)和數(shù)字信號(hào)處理電路從物理上實(shí)現(xiàn)了隔離,分布在上下兩層。上層為模擬電路,專注光電信號(hào)的轉(zhuǎn)換；下層為數(shù)字電路,基于像素級(jí)前端電路的設(shè)計(jì),可由用戶了靈活配置工作模式。圖14是可重構(gòu)成像探測(cè)器芯片的結(jié)構(gòu)示意圖。

圖14 可重構(gòu)成像探測(cè)器芯片結(jié)構(gòu)示意圖

該項(xiàng)目由DRS、BAE、LockHeed Martin、Voxtel公司承擔(dān),目前已經(jīng)驗(yàn)證了二維成像雷達(dá)系統(tǒng)(LIDAR)在成幀(framing)或者異步(asynchronous)模式下可以獲得3D圖像。也驗(yàn)證了直接探測(cè)和同步接收陣列,在不同應(yīng)用下具有明顯的優(yōu)勢(shì)。

4 三維垂直集成技術(shù)應(yīng)用于紅外探測(cè)器芯片面臨的挑戰(zhàn)

目前,三維集成技術(shù)在制冷型紅外探測(cè)器中已經(jīng)獲得了初步驗(yàn)證,不少研究機(jī)構(gòu)均完成了各自的集成工藝開(kāi)發(fā),集成過(guò)程的主要難點(diǎn)包括:

集成方式:減薄、表面金屬沉積、對(duì)準(zhǔn)標(biāo)記等工藝可以晶圓級(jí)操作,提高效率；多層電路集成時(shí),采用芯片級(jí)集成,可以提前選定合格芯片,避免晶圓集成時(shí)帶來(lái)的良品率降低問(wèn)題。但是,對(duì)于芯片級(jí)集成,引入了更多的手工操作,因此顆粒污染等控制難度增加。

電路減薄:晶圓級(jí)減薄,要對(duì)晶圓邊緣進(jìn)行研磨,避免減薄過(guò)程中裂片；對(duì)減薄過(guò)程以及減薄后硅的厚度進(jìn)行測(cè)試,保證晶圓級(jí)厚度可控；減薄后芯片厚度很小,易出現(xiàn)彎曲和變形。綜上,在減薄電路芯片操控上需開(kāi)發(fā)對(duì)應(yīng)的工藝。

電路鍵合:考慮到鍵合精度影響TSV的對(duì)準(zhǔn),因此要求鍵合精度微米量級(jí),像元越小,要求越高,對(duì)于30 μm間距的器件,對(duì)準(zhǔn)精度要保持在3 μm以內(nèi)[8]。對(duì)于工作在低溫環(huán)境的紅外探測(cè)器,還要求鍵合具備良好的可靠性,因此,需考慮電路之間的鍵合強(qiáng)度、鍵合應(yīng)力,這對(duì)鍵合材質(zhì)提出了較高要求。

TSV制備:硅基電路上的TSV工藝相對(duì)成熟,但是對(duì)于工作在低溫環(huán)境的紅外探測(cè)器,在TSV制備中,應(yīng)當(dāng)考慮大量TSVs中金屬引入的應(yīng)力。集成密度增加意味著像元間距縮小,最小像元間距受到TSV對(duì)準(zhǔn)精度和全局金屬焊盤寬度的綜合影響。

5 結(jié) 論

本文對(duì)紅外探測(cè)器中的三維集成技術(shù)進(jìn)行了總結(jié)介紹,國(guó)外研究機(jī)構(gòu)開(kāi)發(fā)了各自適用的三維集成工藝,已經(jīng)完成了主被動(dòng)成像探測(cè)、高性能紅外探測(cè)器、片上相機(jī)等原理樣品的研制,相關(guān)測(cè)試結(jié)果表明,三維集成技術(shù)在提高紅外探測(cè)器極限性能、提升功能集成度方面可發(fā)揮重要作用,突破該技術(shù)將有助于縮小紅外探測(cè)器系統(tǒng)體積重量和功耗,提升紅外探測(cè)器系統(tǒng)靈敏度、動(dòng)態(tài)范圍等指標(biāo),提升紅外探測(cè)器片上處理能力,是未來(lái)紅外探測(cè)器技術(shù)發(fā)展的重要方向之一。