基于VPX的高速跳頻信號接收處理平臺設(shè)計

安效君

摘要：提出一種基于VPX架構(gòu)的高速跳頻信號接收處理平臺，平臺基于VPX總線技術(shù)保證并行多處理器之間高效、快速、低時延的數(shù)據(jù)傳輸。平臺軟件的動態(tài)加載實現(xiàn)功能重構(gòu)，大幅提升對高速跳頻信號的截獲和并行處理能力。結(jié)合實際工程應(yīng)用，充分利用硬件資源改進設(shè)計方案，使平臺簡單化、模塊化、適用化，經(jīng)過實際工程驗證，性能優(yōu)越，穩(wěn)定可靠。

關(guān)鍵詞：VPX;跳頻信號;RTM

中圖分類號：TP391.4文獻標(biāo)志碼：A文章編號：1008-1739（2022）02-52-4

0引言

當(dāng)前通信技術(shù)的發(fā)展日新月異，跳頻、擴頻和跳擴頻結(jié)合等新體制通信信號的應(yīng)用，通信頻段內(nèi)的信號類型變得更加多樣，復(fù)雜多變的信號交織在一起，信號的接收處理必須適應(yīng)目標(biāo)信號的快速多變性，因此設(shè)計開發(fā)一種功能可重構(gòu)、寬帶高速跳頻信號的新一代接收處理設(shè)備是當(dāng)前通信對抗技術(shù)的迫切需求。

針對寬帶高速跳頻信號，本文提出了基于VPX的高速跳頻信號接收處理平臺的設(shè)計方法。基于VPX架構(gòu)的處理平臺具備強大的數(shù)據(jù)處理能力、高性能網(wǎng)絡(luò)交換能力以及豐富的I/O接口能力，運用硬件多通道設(shè)計和軟件動態(tài)加載技術(shù)，增強對寬帶跳頻信號的接收能力，使平臺可以更便捷地適應(yīng)信號處理的更高需求。

1 VPX總線

VPX總線是在VME總線基礎(chǔ)上提出的新一代高速串行總線標(biāo)準(zhǔn)[2]，可以適應(yīng)對結(jié)構(gòu)要求復(fù)雜、數(shù)據(jù)速率高的應(yīng)用環(huán)境，而且可以滿足多核多CPU計算，以及DSP數(shù)據(jù)處理，結(jié)合高性能FPGA，是國防及航空領(lǐng)域應(yīng)用中模塊化處理平臺的發(fā)展趨勢。VPX平臺超越了長期以來以并行總線為主的VME和CPCI平臺，VPX定義了集中式和分布式2種系統(tǒng)互連結(jié)構(gòu)，采用基于交換開關(guān)的互連網(wǎng)絡(luò)，有多種串行開關(guān)協(xié)議映射在VPX中，如SRIO，PCIe，GbE等[3]，高速串行傳輸與交換技術(shù)的應(yīng)用使得信號處理平臺向更高處理性能發(fā)展，在結(jié)構(gòu)方面增加了模塊的堅固性要求，可以滿足對沖擊、振動、電磁輻射等復(fù)雜環(huán)境下的高可靠性要求。

2平臺設(shè)計

平臺整機設(shè)備是標(biāo)準(zhǔn)19英寸的上架設(shè)備，高度為7U，風(fēng)導(dǎo)冷結(jié)合散熱。平臺中的模塊采用前后插互聯(lián)方式，模塊包括主控單元、處理單元、信道單元、時鐘源單元、電源單元、接口單元和采樣單元，其中接口單元和采樣單元是RTM模塊，設(shè)備通過RTM后出線[4]，平臺組成如圖1所示。

背板支持9個6U前/后插模塊槽位，1個6U VPX電源槽位，設(shè)定功率1 000 W，1～3槽位的板卡可以任意互換，4～9槽位的板卡可以任意互換，根據(jù)實際業(yè)務(wù)進行板卡的靈活配置。

3 VPX背板設(shè)計

VITA65定義了用于描述數(shù)據(jù)通道寬度：

UTP（Ultra-Thin Pipe）：是1×的鏈路寬度，由收發(fā)差分信號各1對組成;

TP（Thin Pipe）：是2×的鏈路寬度，由收發(fā)差分信號各2對組成;

FP（Fat Pipe）：是4×的鏈路寬度，由收發(fā)差分信號各4對組成。

VITA65將系統(tǒng)中的數(shù)據(jù)傳輸通道從邏輯上劃分為控制平面（Control Plane）、數(shù)據(jù)平面（Data Plane）、擴展平面（Expansion Plane）、管理平面（Management Plane）和公用平面（Utility Plane）?？刂破矫嬗糜趥鬏斣O(shè)備控制信息;數(shù)據(jù)平面用于傳輸應(yīng)用層的高吞吐量、實時性數(shù)據(jù);擴展平面用于相鄰槽位主從設(shè)備數(shù)據(jù)傳輸;管理平面用于智能平臺管理總線（IPMB）帶外信息傳輸通道;公共平面包括電源、復(fù)位、時鐘、槽位號、JTAG等雜散信號[4]。

背板拓撲結(jié)構(gòu)如圖2所示。

SLOT1是主控模塊，SLOT2和SLOT3是數(shù)字處理模塊，數(shù)據(jù)平面和擴展平面采用FP數(shù)據(jù)通道，各1個4×的鏈路，各模塊之間數(shù)據(jù)傳輸總線采用SRIO進行數(shù)據(jù)傳輸，SRIO網(wǎng)絡(luò)拓撲結(jié)構(gòu)為Full Mesh結(jié)構(gòu)，不必設(shè)置專門的數(shù)據(jù)交換模塊，模塊內(nèi)部設(shè)計有SRIO交換電路，使應(yīng)用SRIO的模塊形成全互連網(wǎng)絡(luò)，所有的SRIO設(shè)計速度均為6.25 Gbps，可滿足任意2個模塊間高速的數(shù)據(jù)傳輸。

控制平面采用LVDS串行總線，點對點的傳輸方式，主控模塊與其他模塊之間通過2對LVDS實現(xiàn)控制指令的發(fā)送和接收，可以滿足主控模塊對其他模塊工作參數(shù)的控制，節(jié)省更多的高速資源用來進行高速寬帶數(shù)據(jù)的傳輸。

管理平面作為平臺硬件信息的管理和監(jiān)控，采用基于I2C總線的IPMB總線。I2C總線可以連接各種外圍設(shè)備，如處理單元、信道單元、電源單元等。同一時刻，總線只能有某一主控模塊控制允許連接不同傳送速率的設(shè)備，保證設(shè)備的可擴展性。IPMB總線用于各模塊硬件信息的管理和監(jiān)控，如溫度、電壓、電源狀態(tài)等。機箱管理采用通用指令，通過IPMB接口訪問智能平臺管理接口（IPMI）協(xié)議獲取機箱內(nèi)所有的IPMC。

公共平面包括平臺通用時統(tǒng)、電源、同步時鐘等，時統(tǒng)和同步時鐘采用MLVDS總線。

4硬件設(shè)計

處理平臺主要有采樣單元、接口單元、處理單元、主控單元、信道單元和時鐘源單元等。其中采樣單元、接口單元采用VITA46/VITA48規(guī)范標(biāo)準(zhǔn)RTM模塊。

4.1 RTM模塊設(shè)計

后插SLOT1、SLOT2、SLOT3采樣單元和接口單元根據(jù)需要采用RTM模式，RTM與各功能模塊相耦合，采用VPX 6U標(biāo)準(zhǔn)結(jié)構(gòu)，支持風(fēng)冷散熱。為了減少模塊種類，降低平臺維修成本，模塊做了兼任設(shè)計，模塊定義完全兼容。RTM模塊組成如圖3所示。

模塊具備多通道采樣、接口轉(zhuǎn)換功能，根據(jù)不同功能需求，配置合適的電路，滿足平臺采樣和接口轉(zhuǎn)接功能需求。RTM模塊有設(shè)備管理總線（I2C）、公共總線（MLVDS）、數(shù)據(jù)總線（SRIO）和控制總線（LVDS）4種總線。

SLOT1接口單元的主控單元是主模塊，采用I2C總線實現(xiàn)從其他從模塊獲取管理信息的手段，同時本單元通過控制接口接收時統(tǒng)和同步時鐘，經(jīng)由MLVDS分發(fā)到各個處理單元，保證平臺工作的同步，其他控制功能接口通過LVDS總線實現(xiàn)。

SLOT2接口單元配合前插處理單元獨立完成處理結(jié)果數(shù)據(jù)的輸出，輸出接口為網(wǎng)絡(luò)接口。

SLOT3采樣單元實現(xiàn)多路高速寬帶數(shù)據(jù)的同步采樣，通過SRIO總線經(jīng)由背板傳輸給前插處理單元進行寬帶數(shù)據(jù)同步并行處理。

4.2通用處理模塊設(shè)計

主控單元和處理單元采用統(tǒng)一的硬件平臺———通用處理模塊。通過軟件重構(gòu)，通用處理模塊可以實現(xiàn)數(shù)據(jù)處理和控制管理，主要由FPGA、DSP、SRIO交換和電源等電路組成。通用處理模塊如圖4所示。

SLOT1主控單元負責(zé)管理平臺各模塊的工作狀態(tài)，并根據(jù)實際工作模式完成平臺內(nèi)部資源的檢測識別和管理調(diào)度。模塊中DSP選用TI公司的TMS320C6678，具有8個內(nèi)核，其豐富的外設(shè)接口為用戶提供了多種可選擇的引導(dǎo)設(shè)備[5]，包括Flash，I2C，SPI，PCIe，SRIO，HyperLink，Ethernet等，滿足其對外圍設(shè)備的控制管理。

SLOT2和SLOT3處理單元實現(xiàn)高速跳頻信號通過SRIO接收同步高速寬帶數(shù)據(jù)，共同完成高速跳頻信號的偵收和測向處理。TMS320C6678集成的8個處理核，可達1.25 GHz的定浮點處理核，提供40 Gmacs定點運算和20 GFlops浮點運算能力，可以偵收處理50多個跳頻點并以76 000跳/s的速率快速跳變的脈沖信號。板載FPGA選用Xilinx公司的XC7V690T，擁有52 920個RAM資源、3 600個25×18的乘法器和693 120個邏輯資源，且通道數(shù)據(jù)率達10 Gbps以上的SRIO數(shù)量達80個，其工作速度快，主要進行采樣數(shù)據(jù)接收、寬帶數(shù)字下變頻、濾波等處理運算，然后利用內(nèi)部高速SRIO來進行數(shù)據(jù)傳輸，可以滿足海量數(shù)據(jù)傳輸?shù)囊?SRIO交換芯片IDT公司第二代RapidIO交換產(chǎn)品CPS-1848，有18個端口，48路全雙工串行通道，每個通道的最高傳輸速率可達6.25 GBand，最高240 Gbps持續(xù)峰值非阻塞交換帶寬，支持直通模式和存儲-轉(zhuǎn)發(fā)模式，支持單播和多播模式，支持全局路由和端口本地路由模式[6]，2塊處理單元板間和板內(nèi)高速寬帶數(shù)據(jù)通過SRIO路由進行實時交換。

4.3其他處理模塊

信道單元用來實現(xiàn)模擬信號變頻、濾波，時鐘源單元用來給平臺提供同源的參考時鐘。二者基于OpenVPX＼VITA65標(biāo)準(zhǔn)進行設(shè)計。接口功能劃分如圖5所示。P0實現(xiàn)供電和系統(tǒng)對模塊的控制功能，其他位置用于對外模擬接口，采用背板盲插方式，可以根據(jù)實際需求配置接口。

電源單元為平臺提供符合VITA62規(guī)范的電源，為平臺提供最大1 000 W的電源。

5軟件設(shè)計

平臺一共有3片TMS320C6678、25個主頻1.25 GHz的處理核。同一單元模塊內(nèi)部TMS320C6678通過1路4×SRIO與交換電路互聯(lián)，單元模塊之間有2路4×SRIO互聯(lián)，彼此之間可以通過路由交換指令和數(shù)據(jù)，通過軟件的任務(wù)管理，充分發(fā)揮各個單元模塊的并行運算和高速數(shù)據(jù)傳輸?shù)哪芰Α?/p>

多核任務(wù)分配采用主從方式，主核負責(zé)與外部指令和從核進行數(shù)據(jù)交互，從核負責(zé)數(shù)據(jù)處理，3片TMS320C6678分別接收一幀數(shù)據(jù)單獨完成全部處理，并行處理實現(xiàn)高速跳頻信號的實時處理。

6工程應(yīng)用

寬帶跳頻信號工作在260 MHz的帶寬內(nèi)，具有跳頻點數(shù)目多、跳速高的特點，每一個跳頻點的持續(xù)時間不足7μs，經(jīng)過MSK調(diào)制后信號的3 dB帶寬約3.5 MHz，通過模擬信道單元和數(shù)字處理單元資源的合理劃分，極大減少了硬件資源的消耗，在工程上得到了廣泛的應(yīng)用，高速寬帶跳頻信號接收機如圖6所示。

7結(jié)束語

VPX作為目前主流的串行總線標(biāo)準(zhǔn)，硬件平臺、平臺軟件環(huán)境組合成開放式高速信號處理平臺，加載功能軟件程序配以應(yīng)用軟件，實現(xiàn)陣列處理、并行處理、流水處理等;平臺在總線上采用高速串行SRIO總線作為模塊間和模塊內(nèi)節(jié)點間的數(shù)據(jù)傳輸通道，既保證高傳輸帶寬，又有較強的擴展性;通過多核并行處理和高速數(shù)據(jù)交換，保證了對高速跳頻信號全概率接收和實時性。

參考文獻

[1]孫高俊，丁岐鵑.基于VPX總線的雷達數(shù)據(jù)處理平臺設(shè)計[J].雷達科學(xué)與技術(shù)，2019，17（1）：99-103.

[2]汪寧.一種基于VPX架構(gòu)的機載計算機的設(shè)計方法[J].電子設(shè)計工程，2019，27（19）：59-63.

[3]鄧豹，劉沖.一種高性能通用處理模塊的設(shè)計與實現(xiàn)[J].電光與控制，2014，21（10）：75-79，88.

[4]向巍，李牧.基于OpenVPX的寬帶交換平臺設(shè)計[J].工業(yè)控制計算機，2015，28（11）：43-45.

[5]吳沁文.多核DSP芯片C6678引導(dǎo)過程的研究與實現(xiàn)[J].現(xiàn)代雷達，2016，38（11）：35-39.

[6]任成喜，徐定良，梁慧.基于SRIO交換的雷達通用數(shù)字信號處理模塊設(shè)計[J].現(xiàn)代雷達，2017，39（3）：42-48.

3531501908237