碳化硅器件挑戰(zhàn)現(xiàn)有封裝技術(shù)

曹建武，羅寧勝，Pierre Delatte，Etienne Vanzieleghem，Rupert Burbidge

（1.CISSOID中國(guó)代表處，廣東深圳518118；2.CISSOID S.A.,Mont Saint Guibert,1435,Belgium;3.CISSOID S.A.,Tarbes,65000,France）

1 引言

碳化硅（SiC）器件的本質(zhì)特性決定了其低內(nèi)阻、高耐壓、高頻率和高結(jié)溫等優(yōu)異指標(biāo)，在移動(dòng)應(yīng)用功率密度不斷提升的壓力之下，SiC器件對(duì)封裝技術(shù)提出了全新的要求，也帶來了全新的挑戰(zhàn)。

在寬禁帶（Wide Band Gap，WBG）半導(dǎo)體發(fā)展的早期階段，SiC等器件的封裝繼承和沿用了現(xiàn)有的封裝技術(shù)，這些技術(shù)主要是在硅基的絕緣柵雙極晶體管（Insulated Gate Bipolar Transistor，IGBT）和金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）等功率半導(dǎo)體的基礎(chǔ)上發(fā)展而來的。過去功率半導(dǎo)體的表面金屬化主要基于鋁質(zhì)材料，且一直都在漸進(jìn)改良中，例如從鋁基連接逐漸轉(zhuǎn)向銅基或銀基連接，包括邦定、焊接等。最新的發(fā)展嘗試了各種銅燒結(jié)和銀燒結(jié)，有時(shí)也稱納米銀燒結(jié)或納米銀等技術(shù)，取得了優(yōu)異的測(cè)試指標(biāo)，特別是銀燒結(jié)被認(rèn)為是未來封裝技術(shù)的主要發(fā)展方向之一。

為了充分發(fā)揮SiC等新型器件的優(yōu)勢(shì)，部分銅基同質(zhì)連接和高壓銀燒結(jié)技術(shù)的研究已經(jīng)獲得了令人滿意的性能。未來發(fā)展聚焦于低壓或無壓銀燒結(jié)；銅燒結(jié)和銀燒結(jié)都能提供極佳的導(dǎo)熱性能和循環(huán)壽命，但銅燒結(jié)的工藝更為復(fù)雜，費(fèi)時(shí)較多產(chǎn)出低效，且設(shè)備昂貴，制造成本偏高，因而低壓或無壓銀燒結(jié)日益受到重視。部分工程師在連接的疊層微觀構(gòu)型等方面進(jìn)行了探索，近年來出現(xiàn)多種嵌入式基板和無基板嵌入式封裝等概念。也有一些工程師轉(zhuǎn)向了某種非傳統(tǒng)的異形封裝架構(gòu)，暫稱之為離散型封裝。此外，封裝技術(shù)的高溫化也是一個(gè)明顯的發(fā)展趨勢(shì)。

本文首先討論了SiC器件的新特性和移動(dòng)應(yīng)用對(duì)功率密度的指標(biāo)要求，以及這些特性和要求給封裝技術(shù)帶來的新壓力和新挑戰(zhàn)；在綜述現(xiàn)有封裝技術(shù)及其漸進(jìn)改良的基礎(chǔ)上，對(duì)銅基同質(zhì)連接等特別是銀燒結(jié)技術(shù)的發(fā)展?fàn)顩r進(jìn)行了介紹；進(jìn)而討論了封裝技術(shù)的疊層結(jié)構(gòu)創(chuàng)新和離散化、高溫化趨勢(shì)；最后對(duì)封裝技術(shù)的發(fā)展方向進(jìn)行了綜合評(píng)估。

2 現(xiàn)有技術(shù)及其面臨的主要挑戰(zhàn)

2.1 SiC功率器件的本質(zhì)特性

寬禁帶半導(dǎo)體的本質(zhì)特性主要表現(xiàn)在電場(chǎng)強(qiáng)度（Electric Field Intensity）、導(dǎo) 熱 系 數(shù)（Thermal Conductivity）、熔點(diǎn)（Melting Point）、電子遷移速度（Electron Velocity）和禁帶寬度（Energy Gap）5個(gè)方面，不同半導(dǎo)體材料的本質(zhì)特性見圖1。

圖1 GaN、SiC和Si半導(dǎo)體材料的本質(zhì)特性對(duì)比[1-3]

SiC的本質(zhì)特性在多個(gè)方面都很優(yōu)秀，其低導(dǎo)通內(nèi)阻、高耐壓、高開關(guān)頻率和高耐受結(jié)溫能力是這些本質(zhì)特性的外在表現(xiàn)。SiC器件特別適合功率電子的移動(dòng)應(yīng)用，例如多電和全電飛機(jī)、電動(dòng)船舶及新能源汽車等領(lǐng)域。在電動(dòng)汽車的電力牽引驅(qū)動(dòng)系統(tǒng)（Electric Traction Drive System，ETDS）應(yīng)用上特別受重視，被視為IGBT等原有功率器件的換代技術(shù)。

2021年末標(biāo)志性的SiC器件單芯片內(nèi)阻已經(jīng)低至13 mΩ（歐美）/17 mΩ（中國(guó)），正在挑戰(zhàn)8～10 mΩ（歐美）/10～12 mΩ（中國(guó)）的量產(chǎn)目標(biāo)。SiC半導(dǎo)體制造水平越來越高，芯片的內(nèi)阻持續(xù)降低，從而為更高功率密度SiC模塊的實(shí)現(xiàn)奠定了基礎(chǔ)。為了配合高功率SiC模塊的應(yīng)用，CISSOID開發(fā)了相匹配的耐高溫門級(jí)驅(qū)動(dòng)方案，并推出了系列三相全橋SiC MOSFET智能功率模塊（Intelligent Power Module，IPM），其中一款單臂6顆芯片并聯(lián)時(shí)，額定內(nèi)阻僅為2.53 mΩ，額定指標(biāo)1200 V 550 ARMS/400 kW[4]。隨著SiC芯片技術(shù)的進(jìn)步，未來CISSOID有機(jī)會(huì)推出額定內(nèi)阻2.00 mΩ的IPM，即保持現(xiàn)有模塊的造型和尺寸不變，在理想的散熱條件下，單個(gè)IPM的驅(qū)動(dòng)功率將會(huì)高達(dá)1200 V 800 ARMS/600 kW，功率密度可再提高50%。

SiC器件的開關(guān)速度更高，開關(guān)損耗更低（大約為IGBT的1/3），因而可以適應(yīng)更高的脈寬調(diào)制（Pulse Width Modulation，PWM）開關(guān)頻率。過去基于IGBT、MOSFET器件構(gòu)建的功率驅(qū)動(dòng)電路開關(guān)頻率多為6～10 kHz，一般不超過15 kHz。而基于SiC器件的同等功率實(shí)現(xiàn)，開關(guān)頻率常常都在12～30 kHz（電機(jī)驅(qū)動(dòng)）或50～100 kHz（電源逆變）。歐洲電力電子中心（European Center for Power Electronics，ECPE）探索項(xiàng)目在2015年已經(jīng)實(shí)現(xiàn)了250 kHz的SiC開關(guān)頻率[5]；2021年有些面向電源類應(yīng)用的SiC功率模塊，PWM開關(guān)頻率已經(jīng)高達(dá)400 kHz[6]，有些SiC門級(jí)驅(qū)動(dòng)芯片的開關(guān)頻率已經(jīng)高達(dá)430 kHz[7]。針對(duì)高壓大功率AC/DC或DC/DC應(yīng)用，已有研究機(jī)構(gòu)嘗試在CISSOID的IPM上進(jìn)行200 kHz開關(guān)頻率的測(cè)試；針對(duì)電機(jī)拖動(dòng)類應(yīng)用，也有客戶開始在CISSOID的IPM上嘗試30～40 kHz的開關(guān)頻率。

SiC器件耐壓高、內(nèi)阻小，芯片尺寸相對(duì)于IGBT可以做得很小。目前一顆額定指標(biāo)為1200 V、150 A（約12 mΩ）的第四代IGBT芯片，面積約為140 mm2（11.31 mm×12.56 mm）[8]；而一顆額定指標(biāo)同為1200 V、150 A（13 mΩ）的SiC器件，面積僅為30 mm2（4.36 mm×7.26 mm）左右[9]，后者面積較前者幾乎減小至五分之一。

在高壓大電流和高開關(guān)頻率的應(yīng)用中，大電流意味著導(dǎo)通損耗的增加；開關(guān)頻率的提高也會(huì)帶來開關(guān)損耗的增加；SiC芯片面積的顯著縮小使得單位面積散熱需求急劇增加[10-12]。在同等負(fù)載功率的情況下，兼顧結(jié)溫、瞬態(tài)熱阻、短路耐量等因素，SiC器件封裝的單位體積導(dǎo)熱能力需要提高3～7倍才能滿足總體的散熱要求，這對(duì)封裝技術(shù)提出了前所未有的挑戰(zhàn)。

2.2 來自移動(dòng)應(yīng)用的指標(biāo)壓力

從2014年開始，美國(guó)能源部（Department of Energy，DoE）在DoE 2025序列資助了多個(gè)WBG基礎(chǔ)研究項(xiàng)目，橡樹嶺國(guó)家實(shí)驗(yàn)室（Oak Ridge National Laboratory，ORNL）、麻 省 理 工 學(xué) 院（Massachusetts Institute of Technology，MIT）等學(xué)術(shù)機(jī)構(gòu)及企業(yè)參與研發(fā)[13-15]。DoE還與其他單位一起資助了USDRIVE等新能源汽車探索，指向WBG器件的具體系統(tǒng)應(yīng)用實(shí)現(xiàn)，其中對(duì)電動(dòng)汽車類ETDS提出了苛刻的功率密度要求（見圖2）。

圖2 DoE 2025/USDRIVE的ETDS功率密度目標(biāo)[13-15]

美國(guó)國(guó)家可再生能源實(shí)驗(yàn)室、伊利諾斯理工大學(xué)等研究機(jī)構(gòu)及福特、通用等汽車企業(yè)參加了USDRIVE的挑戰(zhàn)性研究項(xiàng)目[13-15]。主要難題在于ETDS的功率密度，相對(duì)于2020年的水平，USDRIVE要求2025年?duì)恳姍C(jī)及其驅(qū)動(dòng)的功率密度分別提高到50 kW/L和100 kW/L，相對(duì)于2020年的探索實(shí)現(xiàn)（非工業(yè)實(shí)現(xiàn)），要求2025年分別提高8.8倍（機(jī)械）和7.5倍（電氣）；同時(shí)要求ETDS的成本下降到2025年的6$/kW[14]，實(shí)現(xiàn)與內(nèi)燃機(jī)驅(qū)動(dòng)系統(tǒng)的可比性。

在環(huán)保要求更高的歐洲，業(yè)界也面臨著類似壓力。ECPE作為歐洲功率電子領(lǐng)域的代表性平臺(tái)，依托本地多個(gè)大學(xué)、研究機(jī)構(gòu)和企業(yè)，在基礎(chǔ)材料、封裝技術(shù)等多個(gè)層面做了大量的研究，均指向了各類創(chuàng)新性的高密度封裝[19]。

2.3 現(xiàn)有封裝技術(shù)面臨的關(guān)鍵挑戰(zhàn)

SiC器件對(duì)封裝技術(shù)特別是高功率密度模塊的封裝提出了新的要求。這些要求包括但不限于：（1）為了耐受更高的結(jié)溫，所有結(jié)合面的熔點(diǎn)要從200℃提高到400℃以上；（2）封裝的總體散熱能力提高3～7倍，以便在更小的體積下耐受相當(dāng)?shù)暮纳⒐β?；?）連接的剪切力（die Shear）值要從30 MPa提高到60 MPa以上，從而可以耐受寬幅熱沖擊和熱電聯(lián)合功率循環(huán)，保證可靠性和壽命；（4）連接面的電阻值要小，以便耐受較高的電流；（5）要求更小的封裝體積，有助于進(jìn)一步提高功率密度并降低雜散電感，適應(yīng)更高的開關(guān)頻率[20-27]。

以ETDS為例，要實(shí)現(xiàn)8倍左右的功率目標(biāo)值且散熱能力還要提高3～7倍，業(yè)界必須從新興材料、新型連接工藝和疊層構(gòu)造形式等方向去尋找答案。

3 現(xiàn)有封裝技術(shù)及其漸進(jìn)改良

3.1 現(xiàn)有的封裝技術(shù)

現(xiàn)有封裝技術(shù)的核心可以歸納為焊接和邦定技術(shù)，筆者泛稱為連接或結(jié)合。對(duì)于功率模塊，與芯片（die/dice）直接相關(guān)的連接稱為芯片近端連接，其他泛稱為芯片遠(yuǎn)端連接。關(guān)于連接，多數(shù)文獻(xiàn)混用為Attach、Contact、Connection或Join、Joining等，也有人用Bonding來泛指所有的連接（結(jié)合）。焊接是用于芯片底部與基板（Substrate）的連接（die Attach），或基板與散熱底板的連接（系統(tǒng)連接）。焊接的主要方法有傳統(tǒng)的SAC焊接（SnAgCu Soldering），近年發(fā)展出了各種釬焊（Brazing）和擴(kuò)散焊等。邦定（Bonding）是用于芯片頂部到基板或基板到模塊外框引線的連接，材質(zhì)常用金銀銅鋁，型制有線形或帶狀，方法有超聲或熱壓等。過去功率芯片的表面金屬化材料通常是Al或Al摻雜少量Si、Cu，經(jīng)過焊接與基板表面（通常是Cu）形成的金屬間化合物構(gòu)成die Attach的結(jié)合層?；鍍擅娴慕饘俪镃u，通過焊接與散熱底板連接，散熱底板的材質(zhì)通常為鋁碳化硅（AlSiC）或表面鍍Ni的Cu。

這些連接器件的性能在早期IGBT中可以滿足多數(shù)應(yīng)用的要求，近年來則日益落后于半導(dǎo)體技術(shù)的發(fā)展，主要表現(xiàn)在兩個(gè)方面：（1）由于半導(dǎo)體芯片單位面積電流密度的提高，原有連接的導(dǎo)熱能力嚴(yán)重不足；（2）由于半導(dǎo)體芯片最高耐受結(jié)溫的提高，芯片近端和遠(yuǎn)端連接在寬幅度熱沖擊或熱電聯(lián)合功率循環(huán)測(cè)試中劣化太快，壽命不足。各類連接的熔點(diǎn)、導(dǎo)熱能力取決于表面材料及形成結(jié)合的工藝過程，連接的剪切力取決于表面材料及結(jié)合層的熱膨脹系數(shù)（Coefficient of Thermal Expansion,CTE）。SiC基礎(chǔ)材料的CTE為（4.3～5.4）×10-6/℃，金銀銅鋁的CTE依次為14×10-6/℃、20×10-6/℃、18×10-6/℃、23×10-6/℃[2,27-28]，金銀銅的CTE更接近半導(dǎo)體，且剛度較低，拉伸延展性更好，商業(yè)中應(yīng)用的封裝技術(shù)主要使用銀和銅。

3.2 基礎(chǔ)材料和工藝的發(fā)展

至今為止，絕大多數(shù)基板的表面金屬都是銅，外框引線端子也多為銅（有時(shí)鍍鎳等）。功率模塊常用的是直接覆銅陶瓷基板（Direct Copper Bonding，DCB，或Direct Bond Copper，DBC）、氮化鋁有源金屬釬焊覆銅陶瓷基板（AlN Active Metal Brazing，AMB），還有摻雜了二氧化鋯（ZrO2）增韌的Al2O3陶瓷基板等，基板與散熱底板的連接（系統(tǒng)連接）泛稱為DCB Attach，它們的表面金屬化材料都是銅。近年來在USDRIVE項(xiàng)目的支持下，ORNL等開發(fā)了嵌入石墨（Graphite Embedded）的陶瓷基板，額定熱阻下降17%，瞬態(tài)熱阻降低40%，電流能力提高10%[14]，其表面金屬還是銅。

在DCB Attach工藝中，AlSiC散熱底板的CTE為（7～9）×10-6/℃，熱電聯(lián)合功率循環(huán)周次是銅質(zhì)散熱底板的10倍，但其導(dǎo)熱能力只有銅質(zhì)散熱底板的30%，壽命雖長(zhǎng)但散熱效果較差，因而近期的很多研究回歸到銅散熱底板。過去功率器件的表面金屬多為鋁，芯片頂部的粗線邦定多用鋁線（也有些網(wǎng)狀編織銅帶的嘗試）。近年來芯片近端連接的發(fā)展方向主要是用銅替代鋁，與鋁相比，銅的導(dǎo)熱性能約高80%，電流能力約高37%[24]；銅的CTE較低且更為柔軟，延展性強(qiáng)，因而在解決了DCB Attach的壽命問題之后，銅基同質(zhì)連接的熱沖擊和熱電聯(lián)合循環(huán)測(cè)試周次可以比傳統(tǒng)的銅鋁連接高6～15倍[27-28]。銅基同質(zhì)連接工藝普適性強(qiáng)，除了用于傳統(tǒng)的邦定和焊接外，還用于銅夾封裝（Copper Clip Package，CCPAK）和印刷電路板（Printed Circuit Board，PCB）的各種厚銅工藝及焊接、燒結(jié)等。銅與半導(dǎo)體材料表面的結(jié)合有鋁質(zhì)金屬化鍍銅、銅質(zhì)燒結(jié)緩沖層邦定、二次燒結(jié)等[10,19,24,26]。

然而裸露的銅很容易被氧化；銅與硅、SiC等半導(dǎo)體材料結(jié)合的附著力也偏弱；銅基連接工藝過程繁瑣費(fèi)時(shí)，量產(chǎn)產(chǎn)量低，制造設(shè)備昂貴。另外，功率器件的連接需要具備較大的電流能力，因而常用粗壯的線型或帶狀邦定材料，這樣又會(huì)導(dǎo)致在熱脹冷縮時(shí)產(chǎn)生較大的機(jī)械應(yīng)力，容易損壞芯片、降低壽命。近期關(guān)于銅基同質(zhì)連接的研究都是圍繞著相關(guān)材料的改良（例如在銅料摻雜其他形成合金及焊料成分改善）和制造工藝（焊接方法等）展開的[10,23-24,26,29]。

連接的工藝實(shí)現(xiàn)和基礎(chǔ)材料的開發(fā)是同步改良的。例如，傳統(tǒng)錫銀銅焊接的CTE約為30×10-6/℃，剪切力為20～30 MPa，導(dǎo)熱系數(shù)為30～58 W/（cm·℃）[2,29]，因而在連接工藝方面出現(xiàn)了固液相互擴(kuò)散和瞬時(shí)液相燒結(jié)/焊接等工藝，與之配合研發(fā)了特制的焊料，新型焊接工藝的主要連接指標(biāo)均有一定的改善[30-32]。此外，大量研究表明，在一定壓力下進(jìn)行的銅燒結(jié)和銀燒結(jié)的剪切力是焊接的3～5倍，熱導(dǎo)率為3～9倍，電阻率僅為焊接的1/6左右，各方面都有相當(dāng)大的進(jìn)步。

作為連接和結(jié)合輔料的粘性導(dǎo)電環(huán)氧樹脂或摻雜微米銀聚合物近年來也獲得了極大的進(jìn)步，過去老式的環(huán)氧樹脂導(dǎo)熱能力只有1～7 W/mK，現(xiàn)在已經(jīng)提高到20～100 W/mK[2,29,33]；除導(dǎo)熱外，這些輔料還可以幫助減小連接電阻，減緩熱脹冷縮帶來的機(jī)械應(yīng)力等[33]；與之類似，作為模塊封裝填料的絕緣導(dǎo)熱有機(jī)硅膠、熱固性樹脂等材料的導(dǎo)熱能力也提高了。最后，外殼模料的發(fā)展對(duì)于封裝的整體散熱也有貢獻(xiàn)。這些輔料的選擇和工藝過程對(duì)封裝整體性能也有重要影響[10,33-38]。

3.3 銅基同質(zhì)連接的研究

很多學(xué)術(shù)機(jī)構(gòu)和企業(yè)參加了銅基同質(zhì)連接的研究，例如歐洲弗里德里希亞歷山大大學(xué)等研究了重型銅線邦定，卡爾斯魯厄理工學(xué)院研究了粗銅線與厚膜銅基板的邦定；有些企業(yè)開發(fā)了激光邦定技術(shù)來提高銅銅結(jié)合的連接強(qiáng)度，還有些企業(yè)開發(fā)了鋁硅包裹銅帶用于功率邦定；有些企業(yè)開發(fā)了鋁基金屬化芯片表面雙面鍍銅的工藝來支持銅基同質(zhì)連接；多個(gè)企業(yè)開發(fā)了用于重銅邦定的PCB基板和焊膏以及操作工藝，可用于die Attach、邦定、擴(kuò)散焊和銅燒結(jié)。部分工藝設(shè)備制造企業(yè)在這些研究的基礎(chǔ)上進(jìn)行局部創(chuàng)新，推出了兼容銀燒結(jié)和重銅邦定的制造設(shè)備[19]。

NAKAKO等人在PCIM 2018（Conference of Power Convention and Intelligent Motion，PCIM）報(bào)告了銅燒結(jié)循環(huán)壽命的研究[39]。他們使用了3種不同的銅漿料，環(huán)境氣體配置有氫氣、氮?dú)夂图姿幔O(shè)置225～300℃的不同溫度等級(jí)，在銅、DCB或AMB基材上進(jìn)行了燒結(jié)試驗(yàn)，試驗(yàn)表明銅燒結(jié)可以用于49～169 mm2的芯片。該研究還使用了25 mm2的硅基芯片分別進(jìn)行銅燒結(jié)（無壓，300℃）、銀燒結(jié)（20 MPa，300℃）、高鉛焊接，然后進(jìn)行了-40～+200℃的寬幅熱沖擊測(cè)試對(duì)比。在5000次循環(huán)之后，三種連接都出現(xiàn)了某種程度的劣化，銅燒結(jié)的邊緣出現(xiàn)了細(xì)微的裂縫，銀燒結(jié)的邊緣則出現(xiàn)了較大的裂縫，但二者的中間位置幾乎沒有劣化；高鉛焊接的邊緣和中間均出現(xiàn)了明顯的裂縫。該試驗(yàn)還進(jìn)行了5 MPa、10 MPa等不同壓力條件組合的測(cè)試，獲得了60～80 MPa的剪切力。

NAGAO等人在PCIM 2018報(bào)告了高結(jié)溫半導(dǎo)體銅燒結(jié)研究的情況[40]。他們使用一種新型的銅漿料（來源未披露），在300℃和氮?dú)庵?，? MPa的低壓對(duì)Si（3 mm×3 mm）和SiC（3 mm×4.4 mm）芯片進(jìn)行銅燒結(jié)，獲得的剪切力均值分別為32.7 MPa（Si）和17.2 MPa（SiC），報(bào)告認(rèn)為這個(gè)結(jié)果好于傳統(tǒng)的高溫Pb20Sn焊接（一種高鉛的鉛錫焊料）。

WANG 和 LU 在 CIPS 2020（International Conference on Integrated Power Electronics Systems）聯(lián)合 做 了 題 為 《Sintered Copper die Attach：Process，Properties，and Reliability》[41]的研究報(bào)告。研究者使用微米級(jí)的低成本市售銅膏，用銅燒結(jié)進(jìn)行了die Attach測(cè)試。該測(cè)試使用了3 mm×3 mm、5 mm×5 mm的IGBT芯 片、DCB、AlN AMB基 板，在0～5 MPa、230～300℃等條件組合下進(jìn)行燒結(jié)操作。測(cè)試表明，在5 MPa、270～300℃，不同基板上進(jìn)行30 min的銅燒結(jié)，芯片的剪切力最高可達(dá)65 MPa。在經(jīng)過2000次的-55～125℃熱沖擊循環(huán)（參照J(rèn)ESD22-A106B.01測(cè)試標(biāo)準(zhǔn)）之后，剩余剪切力也還有58 MPa。考慮到目前各類焊接工藝的die Attach剪切力都在20～30 MPa左右，該報(bào)告的結(jié)果是相當(dāng)積極的。

3.4 封裝技術(shù)的現(xiàn)狀

某些基于第五代IGBT芯片的功率模塊封裝技術(shù)是漸進(jìn)改良的典型案例，反映了封裝技術(shù)的現(xiàn)狀[30-31]。該技術(shù)集合了封裝技術(shù)的經(jīng)典方法和漸進(jìn)改良成果，其中部分也嘗試了銅燒結(jié)和銀燒結(jié)等工藝，主要包括：

1）芯片頂部連接，核心是銅銅（Cu-Cu）邦定，通過對(duì)芯片頂部進(jìn)行銅質(zhì)金屬化（基板表面也為銅），邦定線由鋁線改為銅線，獲得了最佳的表面同質(zhì)結(jié)合及CTE匹配，改善了連接壽命和芯片表面的散熱狀況；

2）芯片底部連接，依據(jù)底部金屬化的不同，分別采用銅錫（Cu-Sn）或鎳錫（Ni-Sn）混合焊料進(jìn)行擴(kuò)散焊（不同配比試驗(yàn)，有時(shí)也摻入了納米銀粉），在結(jié)合面產(chǎn)生了5μm以上的金屬化合物層，測(cè)試表明對(duì)面積高達(dá)185 mm2的IGBT芯片都可以有效操作，該封裝技術(shù)也嘗試了高壓銀燒結(jié)來進(jìn)行die Attach（壓力5～30MPa）；

3）系統(tǒng)連接，DCB Attach等，通過調(diào)節(jié)焊料中的錫銀銅比例，并調(diào)節(jié)工藝過程（溫度曲線），實(shí)現(xiàn)了高效改進(jìn)型焊接，獲得最佳的結(jié)合面彈性模量。

由此，該組合式漸進(jìn)改良的封裝技術(shù)獲得了性能的綜合性改善：首先，該技術(shù)將各個(gè)連接的熔點(diǎn)都提高到了400℃以上，可以支持200℃以上的最高工作結(jié)溫，可用于SiC模塊的封裝；其次，使用該技術(shù)的功率模塊在各種壽命測(cè)試中表現(xiàn)優(yōu)異，在熱沖擊和熱電聯(lián)合功率循環(huán)（類似于AQG 324的PCSEC[42]）測(cè)試中表現(xiàn)優(yōu)異，經(jīng)過200萬次循環(huán)后芯片頂部邦定幾乎沒有劣化，底部焊接則僅因DCB銅皮劣化而受到影響[30]；模塊總體熱阻顯著降低，導(dǎo)熱性能提高15%左右。該封裝技術(shù)是一個(gè)顯著進(jìn)步，但對(duì)于SiC器件要求的3～7倍的散熱能力還是不足的。

其他廠家也開發(fā)了主要基于銅基同質(zhì)連接的不同工藝，具體實(shí)現(xiàn)各有特色。例如直接端子鍵合把銅質(zhì)引線端子直接鍵合到芯片頂部[19]，芯片頂部系統(tǒng)混用了銅燒結(jié)和銅銅邦定[19]，與DTS概念接近的邦定緩沖層（Bonding Buffering）技術(shù)揭示了銅基同質(zhì)連接的核心要點(diǎn)：通過在芯片表面生成大約50μm的緩沖層，解決了銅與半導(dǎo)體表面結(jié)合強(qiáng)度不足的問題，且導(dǎo)電和導(dǎo)熱能力優(yōu)異，有報(bào)道說該技術(shù)實(shí)現(xiàn)的芯片頂部連接，電流耐受能力提高至原有工業(yè)標(biāo)準(zhǔn)的15倍[22-25]。還有一些企業(yè)轉(zhuǎn)向了銀銅三維多層燒結(jié)的無邦定連接，目前細(xì)節(jié)沒有得到足夠的披露，但是廠家宣稱其電流能力、導(dǎo)熱能力和熱循環(huán)周次均得以提高10倍[19]。國(guó)內(nèi)的領(lǐng)先企業(yè)也開發(fā)了類似的先進(jìn)混合封裝技術(shù)，取得了優(yōu)異的測(cè)試結(jié)果，部分已在產(chǎn)品上批量應(yīng)用[27]。

由此可見，目前功率器件封裝技術(shù)的核心工藝已從鋁基轉(zhuǎn)向銅基，在前期研究和實(shí)際產(chǎn)品應(yīng)用上都取得了顯著進(jìn)展，除了基于原有技術(shù)的邦定和焊接等連接型式，銅燒結(jié)也有不小的進(jìn)步。但從導(dǎo)電導(dǎo)熱性能、剪切力、熔點(diǎn)等指標(biāo)來看，這些漸進(jìn)改良的效果還不夠，因而近年來業(yè)界的前沿研究大都轉(zhuǎn)向了銀燒結(jié)。

4 銀燒結(jié)技術(shù)

4.1 銀燒結(jié)技術(shù)的背景

銀是目前唯一一種在200℃下有自動(dòng)還原的去氧化自潔功能的金屬材料，對(duì)于銀銀（Ag-Ag）、金銀（Au-Ag）或銀銅（Ag-Cu）界面，銀燒結(jié)后形成的結(jié)合面非常穩(wěn)定，工藝實(shí)現(xiàn)相對(duì)簡(jiǎn)單，生產(chǎn)速度更快。從現(xiàn)有的研究成果來看，銀燒結(jié)形成的結(jié)合面同時(shí)具備高電導(dǎo)、高熱導(dǎo)、高可靠性、高剪切力等特點(diǎn)，因而已被視為封裝技術(shù)未來的核心發(fā)展方向之一?？査刽敹蚶砉W(xué)院的研究報(bào)告[50]指出，die Attach銀燒結(jié)之后的結(jié)合面熔點(diǎn)分別為961℃（銀）和1085℃（銅），足以耐受高達(dá)225℃的工作溫度，銀燒結(jié)的導(dǎo)熱能力是傳統(tǒng)焊接的5～7倍，融合界面更為柔軟，具有更大的剪切力值，銀燒結(jié)壓力與die Attach剪切力的大致關(guān)系參見圖3，因而其熱電聯(lián)合功率循環(huán)壽命是傳統(tǒng)焊接的10倍。總而言之，僅就熱力學(xué)性能而言，銀燒結(jié)正好可以滿足SiC器件對(duì)封裝技術(shù)所要求的3～7倍的散熱能力[27,35,43-47]。

圖3 銀燒結(jié)壓力與die Attach剪切力的大致關(guān)系[20,28,32,43-47]

目前國(guó)內(nèi)模塊封裝常用的釬焊焊料為錫銀銅焊料組合（SnAgCu，SAC），其熔點(diǎn)僅有220℃左右，而現(xiàn)在多數(shù)SiC器件的最高額定結(jié)溫都是175℃，很快就會(huì)普及到200℃，因而要求芯片底部連接結(jié)合面的熔點(diǎn)要達(dá)到300℃，最好超過400℃。由于銀燒結(jié)形成的結(jié)合面更為柔軟，在芯片底部連接時(shí)，高溫高壓銀燒結(jié)的熱沖擊測(cè)試或熱電聯(lián)合功率循環(huán)周次，可以達(dá)到傳統(tǒng)釬焊的10倍或以上[24,27]。不僅如此，銀燒結(jié)連接在電氣和熱力學(xué)性能上也非常理想，大致而言，其燒結(jié)面的電阻率可以降低至8×10-6Ω·cm2[8]，熱導(dǎo)率提高到150～300 W/（m·K），導(dǎo)熱性能是傳統(tǒng)焊接的3～10倍[2,27,35]。圖3中給出的數(shù)值是一個(gè)大致的數(shù)量級(jí)描述。銀燒結(jié)相關(guān)的研究和實(shí)踐還處于早期階段，尚未有一個(gè)公認(rèn)的、規(guī)范化的測(cè)試規(guī)程，所以不同研究的測(cè)定條件是有差異的，報(bào)道的測(cè)試數(shù)值也各不相同。

銀燒結(jié)的優(yōu)異性能吸引了大量的研究者涉足其間，但其并非新生事物。早在1970—1983年，銀燒結(jié)就被用于金屬和陶瓷之間的鍵合，同期也有一些銅燒結(jié)、金燒結(jié)的研究，還有使用鐵和陶瓷（Al2O3）在100 MPa～1 GMPa壓力下進(jìn)行燒結(jié)的報(bào)道。1990年前后，德國(guó)開始使用微米級(jí)的銀粉膏料來進(jìn)行高壓燒結(jié)，2000年前后，納米級(jí)的金粉和銀粉（納米銀）也開始被用于各種試驗(yàn)。這些實(shí)驗(yàn)表明在適當(dāng)?shù)膲毫l件下，各種燒結(jié)都能實(shí)現(xiàn)極佳的連接強(qiáng)度和導(dǎo)電導(dǎo)熱性能，近期中高壓銀燒結(jié)也開始進(jìn)入量產(chǎn)應(yīng)用；近年來更多的試驗(yàn)表明，較為便宜的亞微米到微米級(jí)的混合銀粉漿料可以在較低溫度（220℃左右）進(jìn)行有效的燒結(jié)（配合以各種輔料、制造工藝），但還是需要足夠的壓力才能保證剪切力、導(dǎo)通電阻及導(dǎo)熱能力等指標(biāo)滿足應(yīng)用的需要[20]。目前已有一些報(bào)道展示了低壓甚至無壓銀燒結(jié)試驗(yàn)的測(cè)試情況，效果暫時(shí)還不夠理想，有待進(jìn)一步探索。

歐洲很多研究機(jī)構(gòu)介入了銀燒結(jié)相關(guān)的探索。在德國(guó)佛勞恩霍夫研究促進(jìn)協(xié)會(huì)（Fraunhofer）體系中，材料和系統(tǒng)所（Fraunhofer Institute for Microstructure of Materials and Systems，IMWS）長(zhǎng)期致力于廣域的半導(dǎo)體封裝基礎(chǔ)研究并開發(fā)了對(duì)應(yīng)的CAM（Computer Aided Manufacturing）系統(tǒng)；可靠性和微集成所（Fraunhofer Institute for Reliability and Microintegration，IZM）同時(shí)在進(jìn)行大面積銀燒結(jié)和擴(kuò)散焊的研究和驗(yàn)證；硅技術(shù)所（Fraunhofer Institute for Silicon Technology，ISIT）也從事封裝技術(shù)和可靠性研究，并與美國(guó)元件企業(yè)VISHAY一起建立了研究型試生產(chǎn)線；法國(guó)IMS（Laboratoire de l'Intégration du Matériau au Système）開放平臺(tái)進(jìn)行了3D組裝相關(guān)的低壓銀燒結(jié)研究，法國(guó)PRIMES（Plateforme d'Innovation Mécatronique de Puissance et Management de l'énergie）開放平臺(tái)則進(jìn)行了模塊結(jié)構(gòu)創(chuàng)新方面的開 發(fā)。University of Breme、Chemnitz University of Technology、Delft University of Technology等高校也都參與了各種銅燒結(jié)、銀燒結(jié)研究。歐洲其他國(guó)家的研究機(jī)構(gòu)相對(duì)分散，大都依托于ECPE與德法的對(duì)口單位合作[19]。

2014年SIOW在期刊ElectronicMaterials[44]、2018年LIU等人在Micromachines[45]匯總了銀燒結(jié)的總體情況，兩個(gè)報(bào)道均可作為近年來銀燒結(jié)技術(shù)發(fā)展的索引。在PCIM 2018，TAKESUE等報(bào)道了無壓銀燒結(jié)在機(jī)械和可靠性方面的測(cè)試情況[48]，OTTO等人報(bào)道了在引線框架上進(jìn)行銀燒結(jié)和擴(kuò)散焊的對(duì)比研究[32]，DRESEL等人報(bào)道了在高溫PCB上進(jìn)行銀燒結(jié)的研究情況[49]；在CIPS 2020，SUGANUMA報(bào)告了有壓銀燒結(jié)及銅燒結(jié)的測(cè)試情況[20]，SUBBIAH等人（佛萊堡大學(xué)）報(bào)道了在若干非DCB基板進(jìn)行銀燒結(jié)的試驗(yàn)[46]，而BLANK等人（卡爾斯魯厄理工學(xué)院）則對(duì)無壓銀燒結(jié)進(jìn)行了總結(jié)[50]；2021年CALABRETTA等人在AppliedScience報(bào)道了銀燒結(jié)工藝優(yōu)化和建模的研究成果[47]。這些研究報(bào)道反映了近年來銀燒結(jié)技術(shù)的前沿發(fā)展，以下筆者對(duì)相關(guān)研究作一些詳細(xì)介紹。

4.2 銀燒結(jié)技術(shù)的相關(guān)研究

4.2.1 大阪大學(xué)的研究

大阪大學(xué)SUGANUMA在CIPS 2020報(bào)告了《WBG Power Semiconductor Packaging with Advanced Interconnection Technologies》[20]，作為CIPS 2020的特邀報(bào)告，論文詳細(xì)說明了銀燒結(jié)結(jié)合面的形成機(jī)制：柔軟的合金融合介面（見圖4）。報(bào)告總結(jié)了銀燒結(jié)技術(shù)的歷史和現(xiàn)狀，給出細(xì)節(jié)數(shù)據(jù)，團(tuán)隊(duì)用相對(duì)便宜的微米和亞微米混合顆粒銀膏在200℃低溫下進(jìn)行die Attach，獲得優(yōu)異的電氣和熱傳導(dǎo)性能。報(bào)告指出，在180℃進(jìn)行10 min的無壓銀燒結(jié)可在DCB上形成剪切力值約為30～40 MPa的結(jié)合，結(jié)合面的電阻值、熱導(dǎo)率等關(guān)鍵指標(biāo)也很理想；用GaN芯片在鍍鎳的陶瓷覆鋁（Direct Bonding Aluminum，DBA）基板上進(jìn)行銀燒結(jié)，在-40～250℃區(qū)間進(jìn)行500次熱沖擊試驗(yàn)后，殘余剪切力幾乎沒有變化（保持在約33 MPa的水平）。

對(duì)于用銀料濺射形成的GaN芯片金屬表面，在250℃與微米銀膏燒結(jié)后的銀珠分布非常均勻，可以有效結(jié)合兩個(gè)表面；對(duì)于Au-Ag燒結(jié)，過去低壓燒結(jié)的效果不良困擾了業(yè)界多年，近年已被研究清楚，空氣環(huán)境、無壓、180℃、10 min燒結(jié)的結(jié)合面細(xì)節(jié)見圖4。另外，作者也曾經(jīng)做過數(shù)年的銅燒結(jié)研究，在250～300℃的氮?dú)猸h(huán)境中，用0.4 MPa的壓力進(jìn)行的銅燒結(jié)也可獲得30～40 MPa的die Attach剪切力數(shù)據(jù)。

圖4 銀燒結(jié)界面的融合情況：金銀界面（Au-Ag）的融合[20]

大阪大學(xué)的報(bào)告指出，傳統(tǒng)焊接技術(shù)已不能滿足WBG器件對(duì)導(dǎo)熱能力及熱電聯(lián)合循環(huán)壽命的苛刻要求，高壓銀燒結(jié)目前雖然還比較昂貴，但是已經(jīng)開始了商業(yè)化應(yīng)用進(jìn)程。由于燒結(jié)的結(jié)合面是融合性的，與焊接結(jié)合面的剛性相比要柔軟很多，因?yàn)槟軌蚋玫叵療崦浝淇s的機(jī)械應(yīng)力，所以獲得了極為理想的可靠性和壽命。

4.2.2 佛萊堡大學(xué)的研究

佛萊堡大學(xué)SUBBIAH等人在CIPS 2020報(bào)告了《Comparison of Silver Sintered Assemblies on Non-DCB Substrates》[46]，對(duì)3種非DCB基板（IS550H高溫PCB、隔離金屬基板和銅質(zhì)引線框架）進(jìn)行了銀燒結(jié)測(cè)試，測(cè)試使用了2 mm×2 mm的小型芯片及市售銀膏（LTS 338-28[37]），在230℃、10～20 MPa壓力下進(jìn)行，初始和剩余剪切力見圖5。

圖5 在PCB上進(jìn)行銀燒結(jié)的初始和剩余剪切力[46]

該研究指出，用銀燒結(jié)技術(shù)把功率芯片等直接連接到高溫PCB上是可行的。僅從剪切力的數(shù)據(jù)來看，這個(gè)試驗(yàn)并不完美，因?yàn)樵诟邏恒y燒結(jié)（最高20 MPa）時(shí)獲得的最佳剪切力初值只有35 MPa，低于3.3節(jié)天津大學(xué)的中壓5 MPa銅燒結(jié)數(shù)據(jù)[41]，所以筆者認(rèn)為這個(gè)試驗(yàn)還需要進(jìn)一步的嘗試，例如參考4.2.3節(jié)卡爾斯魯厄理工學(xué)院（Karlsruhe Institute of Technology，KIT）的測(cè)試，使用不同的芯片底部金屬化層及PCB的表面處理來進(jìn)行比對(duì)。不過該試驗(yàn)偏向離散式封裝（參見5.2節(jié)），報(bào)告提及了在PCB上可以集成更多的離散元件并通過銅質(zhì)過孔互聯(lián)等，并稱該P(yáng)CB基材可以在200℃高溫環(huán)境下長(zhǎng)期可靠地工作，因而該研究也有其獨(dú)特的意義。

4.2.3卡爾斯魯厄理工學(xué)院和日立化學(xué)的研究

卡爾斯魯厄理工學(xué)院BLANK等人和日立化學(xué)ISHIKAWA在CIPS 2020聯(lián)合發(fā)表了《Is Pressureless Sintering Ready for Power Electronic Modules？》報(bào)告[50]，報(bào)道了無壓納米銀及納米銅die Attach燒結(jié)的測(cè)試情況。測(cè)試使用3種不同尺寸的die，分別為2.3 mm×2.3 mm、3.2 mm×1.6 mm、4.0 mm×4.0 mm，較小的2款芯片獲得成功，第3個(gè)較大的芯片遇到問題，燒結(jié)后呈現(xiàn)大量的空洞區(qū)（見圖6）。

圖6 4.0 mm×4.0 mm的die Attach，顯示了大量的空洞區(qū)[50]

研究者使用了100 nm的納米銅膏、20 nm的納米銀膏等材料，在275℃進(jìn)行了無壓燒結(jié)對(duì)比試驗(yàn)，銀燒結(jié)測(cè)試的襯底使用了常規(guī)的DCB基板及化學(xué)鍍鎳沉金（Electroless Nickel Immersion Gold，ENIG）和化學(xué)鍍鎳鍍鈀及沉金（Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG）這2種PCB基材，銅燒結(jié)測(cè)試則使用了DCB基板及銅質(zhì)引線框架。

2.3 mm×2.3 mm的die使用了純銀進(jìn)行底部金屬化，3.2 mm×1.6 mm使用了厚膜銀鈀合金（Thick Film Silver Palladium，AgPd），而4.0 mm×4.0 mm的die底部表面為鎳鈀銅合金，并在燒結(jié)前進(jìn)行了表面預(yù)處理。此外，測(cè)試還使用了80μm和120μm兩種銀膏（銅膏）印刷厚度進(jìn)行了燒結(jié)試驗(yàn)，具體燒結(jié)時(shí)間曲線的配置也有調(diào)整和變化。試驗(yàn)表明，對(duì)2.3 mm×2.3 mm的芯片，納米銀燒結(jié)在ENIG和ENEPIG產(chǎn)生的剪切力均值分別為82 MPa和100 MPa，較為理想；3.2 mm×1.6 mm（AgPd底部）的芯片，在ENIG上的剪切力均值為70 MPa，但在DCB上表現(xiàn)不佳，不超過30 MPa；至于銅燒結(jié)，這兩個(gè)小型芯片在一定的工藝條件下獲得的最好結(jié)果是在銅質(zhì)引線框架上，剪切力均值為65 MPa，與天津大學(xué)的測(cè)試結(jié)果一致[41]。4.0 mm×4.0 mm芯片的銀燒結(jié)試驗(yàn)沒有獲得成功，空洞面積太大（圖6），報(bào)告者認(rèn)為該芯片面積較大，在進(jìn)行無壓銀燒結(jié)時(shí)焊膏揮發(fā)存在一定困難，還需要繼續(xù)研究。

4.2.4 卡塔尼亞大學(xué)的研究

CALABRETTA等人在卡塔尼亞大學(xué)及合作企業(yè)研究了SiC芯片銀燒結(jié)工藝優(yōu)化并建模，在Applied Sciences發(fā)表《Silver Sintering for Silicon Carbide Die Attach:Process Optimization and Structural Modeling》[47]，報(bào)告了使用BOSCHMAN的市售設(shè)備在AMB基板上進(jìn)行SiC芯片銀燒結(jié)的詳細(xì)過程。該文還報(bào)告了10～30 MPa的有壓銀燒結(jié)最佳壓力值的測(cè)定方法，并結(jié)合3000次寬幅熱沖擊試驗(yàn)（-65～+150℃）的中間和最終測(cè)試數(shù)據(jù)，劣化情況見圖7。

圖7 不同壓力下的銀燒結(jié)融合界面在3000次寬幅熱沖擊后的劣化情況（10 MPa≤P1＜P2＜P3≤30 MPa）[47]

他們還基于中間測(cè)試結(jié)果等數(shù)據(jù)，對(duì)銀燒結(jié)的材料（顆粒）、壓力、溫度等之間的關(guān)系進(jìn)行了研究，嘗試了用有限元方法對(duì)結(jié)合面進(jìn)行分析，并通過燒結(jié)粘附特性和相關(guān)斷裂形式進(jìn)行了內(nèi)聚區(qū)建模。

4.3 銀燒結(jié)技術(shù)的材料、工藝和設(shè)備

銀燒結(jié)的兩個(gè)表面，芯片底部金屬化層和基板、散熱底板表面的金屬化層的材質(zhì)也得到了廣泛的研究。例如，因戈?duì)柺┧丶夹g(shù)應(yīng)用大學(xué)等研究了銀漿料與改性銅合金之間的連接；弗勞恩霍夫集成系統(tǒng)和設(shè)備技術(shù)研究所（Fraunhofer Institute for Integrated Systems and Device Technology，IISB）則研究了銀銀直接鍵合的效果；阿莎芬堡應(yīng)用技術(shù)大學(xué)研發(fā)了Micro Copper Sinter材料；F&K、DODUCO等企業(yè)也致力于界面友好的鍍層材料研究并應(yīng)用于產(chǎn)品設(shè)計(jì)[19]。

在企業(yè)界，領(lǐng)先的基礎(chǔ)材料公司HERAEUS、日立化學(xué)等開發(fā)了適用于銀燒結(jié)的各種漿料[28-29,50]，目前市場(chǎng)上已有十余家銀燒結(jié)漿料的商業(yè)供應(yīng)。以顆粒度論，有納米、亞微米和微米級(jí)別；以燒結(jié)壓力論，有高壓銀膏、低壓銀膏、無壓銀膏；市面也有金漿料、銅膏料的供應(yīng)。已有一些中國(guó)廠家涉足了銀燒結(jié)材料，并與國(guó)內(nèi)大學(xué)一起進(jìn)行了對(duì)比驗(yàn)證。

在不同壓力、溫度（曲線）和環(huán)境（氣體）條件下，對(duì)不同芯片、基板的表面材質(zhì)進(jìn)行銀燒結(jié)時(shí)，其功效有所不同，這方面的研究也很廣泛。銀燒結(jié)工藝研究的參與者有前述的Fraunhofer研究協(xié)會(huì)體系IZM、IMWS、ISIT等多個(gè)研究所，大學(xué)則有University of Applied Science Kempten、University of Breme、Ferdinand Braun Institut Berlin、卡爾斯魯厄理工學(xué)院等。基爾聯(lián)合應(yīng)用大學(xué)（University of Applied Sciences Kiel，UASK）進(jìn)行了低溫銀燒結(jié)工藝生產(chǎn)線的開發(fā)；IMWS和UASK還進(jìn)行了基于銀燒結(jié)的高密度高溫微組裝研究，具體有厚銅PCB制造工藝、帶有嵌入式元件的混合PCBA（Printed Circuit Board Assembly）等。參與工藝研究的企業(yè)則有HERAEUS、F&K、HESSE和DODUCO等，在測(cè)試驗(yàn)證和建模方面，前述多個(gè)大學(xué)、研究機(jī)構(gòu)及企業(yè)，與MENTOR等熱力學(xué)和電氣模擬軟件廠家合作，同步開展了各種新型工藝的建模及驗(yàn)證[19]。

焊接設(shè)備廠商PINK、BOSCHMAN和ASM等開發(fā)了從實(shí)驗(yàn)室應(yīng)用到量產(chǎn)車間使用的自動(dòng)化銀燒結(jié)設(shè)備，ZESTRON開發(fā)了用于銀燒結(jié)前后進(jìn)行清洗處理的生產(chǎn)設(shè)備。銀燒結(jié)技術(shù)目前還在發(fā)展中，現(xiàn)有的工藝和設(shè)備既是對(duì)前期研究成果的階段性總結(jié)，又是后段持續(xù)演進(jìn)的起點(diǎn)[19]。

4.4 銀燒結(jié)技術(shù)總結(jié)

如前所述，納米或微米級(jí)的銀粉顆粒材料是一種優(yōu)異的封裝材料，銀燒結(jié)形成的結(jié)合面同時(shí)具備理想的導(dǎo)電和導(dǎo)熱性能。就工藝過程而言，主要特征表現(xiàn)在兩點(diǎn)：（1）銀是目前唯一可見的當(dāng)溫度在200℃以上時(shí)表面氧化層可以自潔并恢復(fù)到純銀狀態(tài)的金屬材料，而近年絕大多數(shù)銀燒結(jié)工藝是在250℃左右進(jìn)行的，因而可以省略很多燒結(jié)前的預(yù)處理過程；（2）銀燒結(jié)的結(jié)合面是融合的，在燒結(jié)面形成了柔軟的合金層，可以耐受更大周次的熱電聯(lián)合功率循環(huán)，因而可靠性更高，壽命更長(zhǎng)。當(dāng)然，純粹的銀粉無法直接進(jìn)行燒結(jié)操作，通常以銀膏或銀漿形式出現(xiàn)，混合有某種化合物或聚合物。除了銀粉本身的純度，銀粉在介質(zhì)中的分布均勻度、介質(zhì)在燒結(jié)后的殘留狀況也都存在工藝問題；有些研究使用了金粉或銅粉（金膏或銅膏）來代替銀膏進(jìn)行燒結(jié)試驗(yàn)[20,41]。

銀燒結(jié)目前的研究涉及到die Attach、DCB Attach等，效果取決于被燒結(jié)的兩個(gè)界面的材料及具體銀漿料的特征，還有環(huán)境氣體、溫度曲線（升溫、停留時(shí)間、降溫等）、壓力等要素。銀燒結(jié)的具體方法有熱壓、原位成型、火花等離子、激光燒結(jié)、電流燒結(jié)等[45]。從現(xiàn)有的研究報(bào)道來看，在一定壓力下進(jìn)行的各種銀燒結(jié)都可以獲得理想的剪切力值，銀燒結(jié)的壓力越大、溫度越高，高溫持續(xù)時(shí)間越長(zhǎng)，燒結(jié)的效果越好。但是高溫高壓燒結(jié)的制造成本偏高，長(zhǎng)時(shí)間燒結(jié)的產(chǎn)能偏低，而且燒結(jié)壓力太高可能對(duì)芯片本身帶來潛在的機(jī)械損害，進(jìn)而影響到熱沖擊或熱電聯(lián)合循環(huán)的壽命周次[33,45,48]。

當(dāng)然目前可見的研究報(bào)道，使用的芯片面積都還較小，面積更大芯片（或DCB）的燒結(jié)報(bào)道較少，具體工藝條件和過程還需要進(jìn)一步研究和驗(yàn)證。die Attach或DCB Attach的低壓或無壓銀燒結(jié)試驗(yàn)都還在發(fā)展中，多數(shù)研究是在200～300℃的溫度范圍內(nèi)進(jìn)行的，而這正是大多數(shù)普通的表面安裝技術(shù)（Surface Mount Technology，SMT）回流焊爐（Reflow Oven）的工作區(qū)間。因此，如果未來無壓銀燒結(jié)或低壓銀燒結(jié)技術(shù)可以取得理想的進(jìn)展，就意味著其制造效率可以顯著提升，制造成本將會(huì)大大降低，進(jìn)入商業(yè)化量產(chǎn)應(yīng)用的門檻就非常低了。筆者認(rèn)為，未來銀燒結(jié)的技術(shù)突破將主要集中在以下幾個(gè)方向：（1）低溫低壓銀燒結(jié)材料的研究；（2）較大面積芯片的銀燒結(jié)工藝研究、中間介質(zhì)的清除等；（3）在前二者基礎(chǔ)上發(fā)展出來的全自動(dòng)化銀燒結(jié)制造設(shè)備。

5 封裝技術(shù)的其他發(fā)展

5.1 演進(jìn)中的模塊疊層構(gòu)型

基板是功率模塊的芯片載體之一。常見的基板與芯片、散熱底板的連接模式在IGBT時(shí)代就已經(jīng)成為了一種定式。近年來在基板的疊層構(gòu)型方面也出現(xiàn)了新的趨勢(shì)，為了提高組裝密度，研究人員開始使用雙面散熱結(jié)構(gòu)，過去單一的芯片底部散熱帶走了大約60%的內(nèi)耗，但是在芯片頂部的淺近層面，還有40%的熱量未能及時(shí)排出，導(dǎo)致芯片結(jié)溫偏高。在SiC器件中，導(dǎo)通電阻伴隨結(jié)溫升高而增加，其短路耐量只有IGBT的一半左右，約為2.5μs左右[3-4]，因而節(jié)溫更容易快速越限。所以改善現(xiàn)有各個(gè)結(jié)合面的熱阻，或同時(shí)減少結(jié)合面的數(shù)目，也是業(yè)界努力的主要方向之一。近年來出現(xiàn)的嵌入式基板概念把芯片及基板都埋入某種載體中，芯片和嵌入基板都使用了雙面銀燒結(jié)進(jìn)行連接，由此來實(shí)現(xiàn)雙面散熱，嵌入式基板、雙面空冷散熱的剖面構(gòu)造見圖8。更為激進(jìn)的無基板封裝概念則取消了嵌入基板，芯片通過載體的金屬化層直接連接到散熱體上[42]。圖中的頂部和底部嵌入基板與散熱器的結(jié)合面都使用了熱界面材料，可改善導(dǎo)熱并減緩機(jī)械應(yīng)力。

圖8 嵌入式基板、雙面空冷散熱的剖面構(gòu)造[42]

圖8中還出現(xiàn)了Spacer/Spacer Attach的概念。Spacer為芯片頂部燒結(jié)連接的一個(gè)銅質(zhì)中間件[2,26,42]，通過邦定或二次燒結(jié)與其他層面進(jìn)行連接（Spacer Attach）。與低壓和無壓銀燒結(jié)的情況類似，這些嵌入疊層結(jié)構(gòu)還處于發(fā)展早期，各個(gè)報(bào)道的細(xì)節(jié)披露尚不充分。

5.2 模塊封裝的離散化趨勢(shì)

為了減小ETDS的體積和重量，部分工程師轉(zhuǎn)向了接近于組裝概念的各種3D綜合集成。各種形式的發(fā)展分別肇始于混合厚膜電路、微組裝或多芯片封裝等傳統(tǒng)高密度工藝，或這些工藝的混合運(yùn)用，現(xiàn)在也有一些其他創(chuàng)新的微觀構(gòu)造型式。過去的ETDS常用IGBT模塊來構(gòu)建，而電動(dòng)車企TESLA幾年前就用SiC分立器件實(shí)現(xiàn)了全SiC版的ETDS，通過將電氣驅(qū)動(dòng)與電機(jī)機(jī)體進(jìn)行某種程度的融合，顯著提高了ETDS的性價(jià)比。圖9展示了TESLA的實(shí)際產(chǎn)品設(shè)計(jì)：非典型模塊和散熱器的剖面構(gòu)造[12]。

圖9 非典型模塊：分立器件構(gòu)造的ETDS局部[12]

近年來更多研究機(jī)構(gòu)和企業(yè)介入了這種離散化的研究?？査刽敹蚶砉W(xué)院在進(jìn)行激光加工及銀燒結(jié)等混合制造工藝研究的同時(shí)，還嘗試用銅燒結(jié)把門級(jí)驅(qū)動(dòng)直接結(jié)合到功率模塊中去；瑞典的零部件供應(yīng)商與車企VOLVO一起進(jìn)行了高密度混合封裝的設(shè)計(jì)研究；University of Applied Sciences Kiel進(jìn)行了封裝與模組設(shè)計(jì)一體化的嘗試。多個(gè)商業(yè)公司開發(fā)了p2Pack（die Embedded PCB Package）、ECP（Embedded Component Package）、OCM （Open Constructure Module）等多種離散型的封裝架構(gòu)，有些架構(gòu)允許在PCB表面安裝控制系統(tǒng)零件，而在PCB內(nèi)層嵌入了引線框架，其間的空腔用以容納功率器件、門級(jí)驅(qū)動(dòng)及其他分立元器件等[19]。

5.3 封裝的高溫化趨勢(shì)

為了獲得系統(tǒng)設(shè)計(jì)所要求的更高功率密度，今天很多工程師不得不把更多的元器件塞入到極為狹小的空間中，造成了單位體積中需要排出熱量的急劇增加，進(jìn)而要求封裝技術(shù)顯著提高導(dǎo)熱散熱能力。另外，為了適應(yīng)較高環(huán)境溫度的應(yīng)用場(chǎng)景，例如沒有液冷條件的移動(dòng)功率應(yīng)用，半導(dǎo)體器件本身就要面對(duì)更高結(jié)溫的工作條件。因此，除了設(shè)法提高導(dǎo)熱散熱能力，功率器件及其驅(qū)動(dòng)器件的封裝不可避免地走向了高溫化。知名技術(shù)市場(chǎng)趨勢(shì)研究公司YOLE早在2012年就明確指出，多年來功率電子器件的結(jié)溫一直在持續(xù)提高[33]，YOLE對(duì)功率器件結(jié)溫的預(yù)測(cè)見圖10。

從圖10可以看出，從1980年到2015年，硅基功率半導(dǎo)體的最高結(jié)溫從100℃提高到了150℃；然后由于WBG半導(dǎo)體的出現(xiàn)，自2015年起，結(jié)溫的上升趨勢(shì)進(jìn)一步加速并分化為2個(gè)分支走向?，F(xiàn)在SiC器件的結(jié)溫普遍到了175℃，到2025年將會(huì)普及到200℃，而到2030年則會(huì)提高到225℃左右[33]。SiC器件本身的最高耐受節(jié)溫可以輕易超越500℃，目前常見的SiC器件標(biāo)稱結(jié)溫175℃（少數(shù)標(biāo)稱200℃）是由于現(xiàn)有封裝技術(shù)的限制所致。

圖10 2012年YOLE對(duì)功率器件結(jié)溫的預(yù)測(cè)[33]

有許多面向未來的應(yīng)用已推動(dòng)功率半導(dǎo)體最高結(jié)溫的上升。如2019年ORNL在項(xiàng)目報(bào)告中把門級(jí)驅(qū)動(dòng)的工作環(huán)境溫度提升到150℃作為一項(xiàng)挑戰(zhàn)，原因是為了進(jìn)一步提高功率密度，ORNL正在嘗試把逆變器集成到電機(jī)端蓋或者電機(jī)筒體上[13,16-18]。歐洲中小功率的電動(dòng)助力轉(zhuǎn)向已經(jīng)實(shí)現(xiàn)了完全的機(jī)電融合，為了減小尺寸和重量，柏林技術(shù)大學(xué)、卡爾斯魯厄理工學(xué)院、ZF公司、YASA公司等都在努力把ETDS融合到牽引電機(jī)上去[19]，所有類似的努力都導(dǎo)致電力牽引驅(qū)動(dòng)越來越靠近作為熱源的電機(jī)，而且電機(jī)的軸溫也伴隨著轉(zhuǎn)速在持續(xù)提高，因此不僅需要功率器件提高最高耐受結(jié)溫，也需要與之匹配的高溫門級(jí)驅(qū)動(dòng)方案。

針對(duì)結(jié)溫持續(xù)上升的應(yīng)用需求并配合SiC器件的普及，CISSOID公司推出了耐高溫的SiC門級(jí)驅(qū)動(dòng)芯片和方案（CMT系列175℃結(jié)溫，CHT系列225℃結(jié)溫）。CISSOID長(zhǎng)期從事高溫半導(dǎo)體器件的設(shè)計(jì)制造，其核心技術(shù)包括兩個(gè)主要方面：第一，高溫芯片技術(shù)，基于耐高溫的芯片結(jié)構(gòu)設(shè)計(jì)及先進(jìn)的絕緣體上硅（Silicon on Insulator，SoI）制造工藝；其二，高溫封裝技術(shù)，其金屬陶瓷封裝的高溫器件系列最高耐受結(jié)溫可達(dá)225℃以上[33]。且與絕大多數(shù)硅基器件約1000 h的高溫壽命不同，CISSOID的高溫器件可在175℃結(jié)溫條件下長(zhǎng)期穩(wěn)定連續(xù)運(yùn)行達(dá)15年之久。SiC等半導(dǎo)體的高功率密度和高溫應(yīng)用越來越受到重視，這些應(yīng)用的領(lǐng)域包括但不限于航空應(yīng)用、電動(dòng)汽車動(dòng)力總成深度集成、移動(dòng)儲(chǔ)能等，將會(huì)給整個(gè)功率電子產(chǎn)業(yè)帶來深刻影響，并推動(dòng)封裝技術(shù)的持續(xù)進(jìn)步。

6 結(jié)論

為了應(yīng)對(duì)SiC等新型功率半導(dǎo)體帶來的挑戰(zhàn)，封裝技術(shù)的發(fā)展路線是多徑的。封裝技術(shù)的發(fā)展是一個(gè)綜合的系統(tǒng)工程，牽涉到基礎(chǔ)材料、構(gòu)型設(shè)計(jì)、制造工藝及制造裝備，還有測(cè)試、驗(yàn)證及建模等細(xì)分領(lǐng)域，有些是基于現(xiàn)有技術(shù)和工藝的漸進(jìn)改良，有些則是另辟蹊徑的超越創(chuàng)新，很多研究工作在細(xì)分專業(yè)的邊緣展開。封裝技術(shù)的發(fā)展為充分發(fā)揮SiC等新型半導(dǎo)體的性能優(yōu)勢(shì)奠定了基礎(chǔ)。

業(yè)界正從基礎(chǔ)材料、連接工藝、構(gòu)造形式等方面展開探索。漸進(jìn)改良的、混合型的銅基同質(zhì)連接等基本滿足了目前的需求；要充分發(fā)揮SiC等WBG器件的性能優(yōu)勢(shì)，封裝技術(shù)的前沿研究正在尋求革命性的發(fā)展。鑒于銀燒結(jié)界面極為優(yōu)異的導(dǎo)電導(dǎo)熱能力、剪切力及寬幅度熱沖擊和功率循環(huán)周次能力，今天多數(shù)的研究指向了銀燒結(jié)技術(shù)，特別是低壓和無壓銀燒結(jié)的材料和工藝。

模塊封裝的疊層結(jié)構(gòu)創(chuàng)新以及封裝的離散化、高溫化也是新型封裝技術(shù)的發(fā)展方向，決定了SiC等器件高功率密度和高溫應(yīng)用的實(shí)現(xiàn)。單一層面的技術(shù)改良難以滿足日趨苛刻的應(yīng)用要求，對(duì)于SiC器件而言，封裝技術(shù)的未來發(fā)展方向在于銀燒結(jié)工藝、新型疊層結(jié)構(gòu)，以及離散化、高溫化等方面的深度融合。未來5～10年，作為核心連接技術(shù)的銀燒結(jié)將會(huì)得到充分的發(fā)展，其性價(jià)比也會(huì)逐漸為各種主流應(yīng)用所接受。