SiCMOSFET柵極驅(qū)動(dòng)電路研究綜述*

周澤坤，曹建文，張志堅(jiān)，張 波

（電子科技大學(xué)功率集成技術(shù)實(shí)驗(yàn)室，成都 610054）

1 引言

隨著5G、智能汽車、電力電子的高速發(fā)展，高壓、高頻的應(yīng)用越來(lái)越廣泛，大功率、高效能、高速度的性能需求也日益急切。作為高壓和大功率電子產(chǎn)品及電力電子應(yīng)用中的基礎(chǔ)部件，高壓功率器件對(duì)產(chǎn)品的性能有著顯著影響[1]。以碳化硅（SiC）和氮化鎵（GaN）為代表的第三代寬禁帶半導(dǎo)體材料，憑借著自身寄生效應(yīng)小、導(dǎo)通電阻低、功率密度高以及耐高壓能力好等特點(diǎn)，逐漸成為高性能功率器件的良好制造材料[2]。SiC MOSFET的正常工作電壓能達(dá)到1200 V以上，廣泛應(yīng)用在高壓、高速和大功率領(lǐng)域。

SiC MOSFET有很多優(yōu)點(diǎn)，例如導(dǎo)通電阻小、導(dǎo)熱性好、電子遷移率高，使得采用SiC MOSFET的電子產(chǎn)品在體積、散熱、能量損耗等方面具有很大優(yōu)勢(shì)[1-2]。因此，SiC MOSFET可極大地提升高壓電子產(chǎn)品的性能。相較于Si MOSFET，SiC MOSFET的寄生電容較小、擊穿電場(chǎng)較大，能夠?qū)崿F(xiàn)更快的開(kāi)關(guān)速度和更高的開(kāi)關(guān)頻率。因此，SiC MOSFET常應(yīng)用于高壓高速開(kāi)關(guān)應(yīng)用中，有助于電子電力系統(tǒng)能效的提升。但是，高速的開(kāi)關(guān)瞬態(tài)會(huì)帶來(lái)很大的dv/dt和di/dt，與之相伴的將是高電磁干擾（Electro-Magnetic Interference，EMI）噪聲，這對(duì)電子系統(tǒng)非常不利[3]；大的dv/dt也會(huì)在SiC MOSFET的柵極引入串?dāng)_，影響功率器件的工作穩(wěn)定性[4]。由于SiC MOSFET的寄生電容較小，對(duì)于功率回路中的寄生電感更加敏感，在開(kāi)關(guān)瞬態(tài)容易產(chǎn)生振蕩，影響器件的開(kāi)關(guān)性能[5]。這些高速高壓大功率應(yīng)用中的問(wèn)題都成為研究者關(guān)注的熱點(diǎn)。

為了應(yīng)對(duì)高速高壓應(yīng)用中的問(wèn)題，作為SiC MOSFET的控制器，驅(qū)動(dòng)電路的設(shè)計(jì)與研究主要致力于優(yōu)化SiC MOSFET的開(kāi)關(guān)性能[6-14]、減小開(kāi)關(guān)過(guò)程中的串?dāng)_和振蕩[15-16]、提升SiC MOSFET的開(kāi)關(guān)速度[17-22]、降低EMI噪聲[23-25]以及短路保護(hù)[26-28]等。

本文介紹了SiC MOSFET的部分基礎(chǔ)知識(shí)，對(duì)SiC MOSFET的PCB板級(jí)柵驅(qū)動(dòng)器技術(shù)進(jìn)行了總結(jié)、分類和分析，討論了SiC MOSFET驅(qū)動(dòng)設(shè)計(jì)技術(shù)的實(shí)現(xiàn)，并給出了SiC MOSFET柵極驅(qū)動(dòng)器設(shè)計(jì)的考慮。

2 SiC MOSFET柵極驅(qū)動(dòng)器的研究現(xiàn)狀與分析

SiC MOSFET在高壓大功率的應(yīng)用中常常以半橋結(jié)構(gòu)和模組形式出現(xiàn)，為了發(fā)揮SiC MOSFET的高耐壓性能，SiC MOSFET的驅(qū)動(dòng)研究大多以母線電壓為1200 V的應(yīng)用為背景，而現(xiàn)有的BCD集成電路工藝中能產(chǎn)業(yè)化使用的集成高壓耐壓器件的耐壓僅為700 V左右，因此目前幾乎沒(méi)有針對(duì)高壓半橋所需的雙通道SiC MOSFET驅(qū)動(dòng)芯片設(shè)計(jì)的深入研究，大多數(shù)研究仍圍繞單個(gè)SiC MOSFET的驅(qū)動(dòng)展開(kāi)。

SiC MOSFET以模組形式出現(xiàn)時(shí)，常常是為了實(shí)現(xiàn)更高的耐壓能力，通過(guò)串聯(lián)多個(gè)SiC MOSFET以實(shí)現(xiàn)更高的耐壓。2個(gè)串聯(lián)SiC MOSFET的結(jié)構(gòu)如圖1所示，通過(guò)2個(gè)驅(qū)動(dòng)芯片分別對(duì)功率管進(jìn)行驅(qū)動(dòng)控制。由于串聯(lián)功率管的寄生電容之間的差異以及驅(qū)動(dòng)器關(guān)斷時(shí)間的匹配等問(wèn)題，在關(guān)斷過(guò)程中容易出現(xiàn)2個(gè)功率管的漏源電壓（Vds）不平衡的問(wèn)題[29]。文獻(xiàn)[30-31]針對(duì)2個(gè)SiC MOSFET串聯(lián)形成模組的電壓平衡問(wèn)題進(jìn)行了有源柵驅(qū)動(dòng)架構(gòu)的設(shè)計(jì)，針對(duì)模組關(guān)斷過(guò)程中存在的漏源電壓不平衡從而損害MOSFET的問(wèn)題進(jìn)行了特定設(shè)計(jì)。文獻(xiàn)[30]采用動(dòng)態(tài)電壓分享的方式來(lái)實(shí)現(xiàn)電壓平衡控制，合理地動(dòng)態(tài)降低更高側(cè)管的關(guān)斷速度，從而實(shí)現(xiàn)電壓的平衡控制，文獻(xiàn)[31]采用反饋控制的方式來(lái)調(diào)節(jié)2個(gè)串聯(lián)管中低側(cè)MOSFET的柵極電壓，控制漏源電壓變化速率，從而實(shí)現(xiàn)2個(gè)SiC MOSFET漏源電壓的動(dòng)態(tài)平衡。

圖1 串聯(lián)SiC MOSFET電路結(jié)構(gòu)

由于半橋應(yīng)用下的SiC MOSFET和模組形式的SiC MOSFET均需要單個(gè)SiC MOSFET的驅(qū)動(dòng)芯片，所以目前SiC MOSFET驅(qū)動(dòng)方面的學(xué)術(shù)研究大多為單個(gè)SiC MOSFET驅(qū)動(dòng)技術(shù)的研究。因此本文主要對(duì)單個(gè)SiC MOSFET柵極驅(qū)動(dòng)器進(jìn)行介紹和討論，并結(jié)合半橋應(yīng)用環(huán)境進(jìn)行論述。

2.1 SiC MOSFET驅(qū)動(dòng)電路的基本要求及原理

在高壓大功率應(yīng)用中，硅基材料所需耐壓越高，外延層摻雜濃度越小、漂移區(qū)長(zhǎng)度越長(zhǎng)，導(dǎo)致其單位面積導(dǎo)通電阻越大。幾種半導(dǎo)體材料的性能對(duì)比如表1所示，與傳統(tǒng)的Si MOSFET相比，SiC MOSFET作為寬禁帶半導(dǎo)體器件，由于禁帶寬度是硅基的3倍左右，具有更高的絕緣擊穿電場(chǎng)，所以相對(duì)于硅基的高壓功率管而言，在實(shí)現(xiàn)相同耐壓的情況下，SiC MOSFET的導(dǎo)通電阻更??；因此在實(shí)現(xiàn)相同耐壓、相同導(dǎo)通電阻的情況下，SiC MOSFET的尺寸遠(yuǎn)小于Si MOSFET，從而使柵極等效寄生電容以及結(jié)電容變小。因此SiC MOSFET適用于高壓高頻應(yīng)用。

表1 幾種半導(dǎo)體材料的性能對(duì)比

由于SiC MOSFET在柵源電壓Vgs為0 V時(shí)對(duì)應(yīng)的柵極電荷QG不為0，然而完全關(guān)斷SiC MOSFET則需要抽離它的柵極電荷QG，因此采用一般的0 V關(guān)斷模式無(wú)法完全關(guān)斷功率管。對(duì)于SiC MOSFET而言需要采用負(fù)壓來(lái)關(guān)斷功率管，保證它能從開(kāi)啟狀態(tài)完全轉(zhuǎn)換到關(guān)斷狀態(tài)。

SiCMOSFET和Si CoolMOS的轉(zhuǎn)移函數(shù)曲線如圖2所示，SiC MOSFET的跨導(dǎo)明顯小于Si CoolMOS[32]，因此在實(shí)現(xiàn)相同溝道電流的情況下，SiC MOSFET所需的Vgs更大，這也說(shuō)明SiC MOSFET的密勒平臺(tái)電壓更高，通常在8～10 V。因此，對(duì)于SiC MOSFET而言，傳統(tǒng)Si MOSFET的5 V開(kāi)態(tài)驅(qū)動(dòng)電壓遠(yuǎn)遠(yuǎn)不夠。現(xiàn)在市面上的SiCMOSFET正向耐受電壓通常在25 V左右，而越高的開(kāi)態(tài)Vgs將實(shí)現(xiàn)越小的導(dǎo)通電阻RON，從而減小導(dǎo)通損耗。因此SiC MOSFET的開(kāi)態(tài)VDD通常推薦為18～20 V。

圖2 SiC MOSFET和Si CoolMOS的轉(zhuǎn)移特性曲線[32]

SiC MOSFET的開(kāi)關(guān)瞬態(tài)和一般硅基功率管的開(kāi)關(guān)瞬態(tài)類似，除了VDD為18～20 V、關(guān)斷電壓VEE為負(fù)壓以外，密勒平臺(tái)也有些不同，在密勒平臺(tái)期間Vgs仍然以一定斜率上升，并不是完全呈現(xiàn)為柵源電壓不變化。單個(gè)SiC MOSFET的驅(qū)動(dòng)結(jié)構(gòu)及開(kāi)關(guān)瞬態(tài)波形如圖3所示，SiC功率管的開(kāi)關(guān)瞬態(tài)可以簡(jiǎn)化為對(duì)電容的充電、放電過(guò)程。在開(kāi)啟過(guò)程中，通過(guò)對(duì)柵極寄生電容充電，在充電的過(guò)程中Vgs逐漸增大；當(dāng)Vgs達(dá)到密勒平臺(tái)電壓Vmiller后，Vgs幾乎維持不變，功率管的Vds開(kāi)始降低；當(dāng)Vds的下降階段結(jié)束后，Vgs將繼續(xù)充電，直至Vgs充電至VDD，將功率管完全開(kāi)啟。在關(guān)斷過(guò)程中，通過(guò)對(duì)柵極寄生電容放電，在放電過(guò)程中Vgs逐漸減??；當(dāng)Vgs接近Vmiller后，Vgs幾乎維持不變，功率管的Vds開(kāi)始增大；當(dāng)Vds的上升階段結(jié)束后，Vgs將繼續(xù)放電，直至Vgs充電至VEE，將功率管完全關(guān)斷。

圖3 單個(gè)SiC MOSFET的驅(qū)動(dòng)結(jié)構(gòu)及開(kāi)關(guān)瞬態(tài)波形

業(yè)界通常采用雙脈沖測(cè)試電路對(duì)SiC MOSFET開(kāi)關(guān)瞬態(tài)進(jìn)行測(cè)試，來(lái)考量SiC MOSFET在實(shí)際電路應(yīng)用中的性能和表現(xiàn)。為了體現(xiàn)實(shí)際應(yīng)用中的開(kāi)關(guān)性能，母線電壓Vbus常常為800～1200 V，如果不采用DC-DC控制架構(gòu)穩(wěn)定電感每周期的充放電過(guò)程，電感L的電流將易燒毀功率管和測(cè)試板。雙脈沖測(cè)試電路的工作原理簡(jiǎn)單，避免了測(cè)試板復(fù)雜的搭建過(guò)程，降低了高壓大功率損壞測(cè)試板的風(fēng)險(xiǎn)，只對(duì)需要測(cè)試的SiC MOSFET進(jìn)行2次開(kāi)關(guān)動(dòng)作，模擬實(shí)際應(yīng)用中的負(fù)載電流，雙脈沖測(cè)試電路如圖4所示。通過(guò)合理設(shè)置第一個(gè)脈沖的寬度來(lái)設(shè)置電感L中的電流Iload，再采用第二個(gè)窄脈沖來(lái)抓取SiC MOSFET的開(kāi)啟和關(guān)斷的瞬態(tài)波形，從而對(duì)驅(qū)動(dòng)芯片實(shí)現(xiàn)的效果進(jìn)行測(cè)試和分析。

圖4 SiC MOSFET的雙脈沖測(cè)試電路

其中Iload為所需要模擬的負(fù)載電流，tpulse1為第一個(gè)脈沖的寬度。因此根據(jù)需要合理選擇電感和第一個(gè)脈沖寬度，即可模擬實(shí)際應(yīng)用的開(kāi)關(guān)瞬態(tài)。

2.2 SiC MOSFET驅(qū)動(dòng)電路的分類與總結(jié)

SiC MOSFET驅(qū)動(dòng)技術(shù)分類如圖5所示，大致分為3類：電壓源型驅(qū)動(dòng)、電流源型驅(qū)動(dòng)以及相關(guān)的保護(hù)電路和可靠性提升電路。每種類型的驅(qū)動(dòng)結(jié)構(gòu)都包含有不同的設(shè)計(jì)方案，每種方案的產(chǎn)生都是為了解決對(duì)應(yīng)的問(wèn)題以提升SiC MOSFET的開(kāi)關(guān)性能。

圖5 SiC MOSFET驅(qū)動(dòng)技術(shù)的分類

2.2.1 電壓源型驅(qū)動(dòng)

電壓源型的驅(qū)動(dòng)技術(shù)較為常見(jiàn)，簡(jiǎn)單的電壓源型驅(qū)動(dòng)結(jié)構(gòu)如圖6所示，通過(guò)開(kāi)關(guān)控制SiC MOSFET柵極電容的充放電方向，在S1閉合、S2斷開(kāi)的階段，通過(guò)VDD、柵極電阻和柵極寄生電容形成暫態(tài)響應(yīng)，柵源電壓逐漸充電至VDD，實(shí)現(xiàn)開(kāi)啟過(guò)程；在S2閉合、S1斷開(kāi)的階段，通過(guò)VEE、柵極電阻和柵極寄生電容形成暫態(tài)響應(yīng)，柵源電壓逐漸放電至VEE，實(shí)現(xiàn)關(guān)斷過(guò)程。

圖6 電壓源型驅(qū)動(dòng)結(jié)構(gòu)

如果單從電路拓?fù)鋱D和柵極回路的簡(jiǎn)化等效電路來(lái)看，開(kāi)關(guān)瞬態(tài)類似于一個(gè)一階RC暫態(tài)響應(yīng)，但是實(shí)際上SiC MOSFET的寄生參數(shù)中不僅包含寄生電阻還包含寄生電感，在柵極、源極和漏極均存在寄生電感LG、LS、LD，這些寄生電感的存在將使開(kāi)關(guān)瞬態(tài)等效為二階暫態(tài)響應(yīng)。文獻(xiàn)[25]針對(duì)雙脈沖測(cè)試電路中開(kāi)關(guān)瞬態(tài)下的寄生效應(yīng)進(jìn)行了等效，將開(kāi)啟和關(guān)斷過(guò)程中的阻抗進(jìn)行了等效和分析，功率回路等效電路如圖7所示，對(duì)于開(kāi)關(guān)瞬態(tài)的Vds和漏端電流Id而言，最終的等效電路為RLC串聯(lián)電路。

圖7 雙脈沖測(cè)試電路的等效電路

開(kāi)啟瞬態(tài)RLC的等效電阻Req(on)為：

其中Rds(on)為導(dǎo)通時(shí)的漏源電阻，RG(total)為柵極的電阻之和，Ciss是SiC MOSFET的Cgs和Cgd之和，ωon是開(kāi)啟瞬態(tài)RLC的諧振頻率，ζ是阻尼系數(shù)，Lloop是功率回路中的等效電感。

關(guān)斷瞬態(tài)RLC的等效電阻Req(off)為：

其中ωoff是關(guān)斷瞬態(tài)RLC的諧振頻率。

針對(duì)Vds和Id的振鈴問(wèn)題，文獻(xiàn)[25]提出了并聯(lián)一個(gè)RC緩沖器的設(shè)計(jì)思路，在電感L回路的左端和地之間并聯(lián)一個(gè)RC串聯(lián)支路，其等效電路如圖8所示，整個(gè)系統(tǒng)成為3階瞬態(tài)響應(yīng)，選擇合適的Rsnub和Csnub，三階系統(tǒng)從阻尼狀態(tài)變?yōu)榕R界阻尼狀態(tài)或過(guò)阻尼狀態(tài)，使其特征方程有多個(gè)實(shí)根，從而抑制開(kāi)關(guān)瞬態(tài)中Vds和Id的振鈴。但這種方法參數(shù)選取的計(jì)算復(fù)雜，不同應(yīng)用環(huán)境下對(duì)于RC緩沖器的參數(shù)選擇不同，對(duì)于應(yīng)用變化或者器件更換的適用性不強(qiáng)。

圖8 增加RC緩沖器后雙脈沖測(cè)試電路的等效電路[25]

為了能夠應(yīng)對(duì)應(yīng)用場(chǎng)景變化、器件類型更換等導(dǎo)致的功率回路和柵極回路的電容、電感參數(shù)的變化，有源驅(qū)動(dòng)逐漸被提出。有源驅(qū)動(dòng)主要是通過(guò)有針對(duì)性地調(diào)整開(kāi)關(guān)瞬態(tài)中某一階段的驅(qū)動(dòng)速度，降低這一階段功率管柵極寄生電容充放電的速度，避免di/dt或dv/dt過(guò)大；在其他階段增大驅(qū)動(dòng)速度，進(jìn)而不明顯增加開(kāi)關(guān)延時(shí)。與傳統(tǒng)的驅(qū)動(dòng)速度相比，有源柵驅(qū)動(dòng)的主動(dòng)干預(yù)性更強(qiáng)、靈活性更好。

有源驅(qū)動(dòng)可以按照控制方式大致分為數(shù)字分段控制和模擬閉環(huán)控制兩類。模擬閉環(huán)控制方式是指實(shí)時(shí)獲取SiC MOSFET的電壓、電流信息，基于反饋信息在模擬電路負(fù)反饋環(huán)的作用下形成閉環(huán)控制，功率管的電壓電流信息可以實(shí)時(shí)調(diào)節(jié)驅(qū)動(dòng)能力，實(shí)現(xiàn)自適應(yīng)調(diào)節(jié)。由于SiC MOSFET的開(kāi)關(guān)速度很快，在數(shù)十納秒級(jí)別，采用模擬閉環(huán)的方式對(duì)于環(huán)路帶寬的要求很高，要求環(huán)路帶寬在幾十兆赫茲及以上，對(duì)于電壓型控制環(huán)路而言比較難實(shí)現(xiàn)，因此現(xiàn)在對(duì)于電壓型模擬電路閉環(huán)控制架構(gòu)的研究比較少。數(shù)字分段控制包含多電阻分段控制和多電平分段控制兩大類，都是基于檢測(cè)電路得到的反饋信息對(duì)開(kāi)關(guān)瞬態(tài)進(jìn)行分段處理，不同階段采用不同驅(qū)動(dòng)能力來(lái)驅(qū)動(dòng)功率管，分段控制的有源驅(qū)動(dòng)拓?fù)浣Y(jié)構(gòu)如圖9所示。

圖9 分段控制的有源驅(qū)動(dòng)拓?fù)浣Y(jié)構(gòu)

文獻(xiàn)[6]提出的一種變電阻的有源驅(qū)動(dòng)電路見(jiàn)圖10(a)，其采用傳統(tǒng)的電壓型驅(qū)動(dòng)架構(gòu)，動(dòng)態(tài)調(diào)控柵極充電電流，減小了電壓過(guò)沖和電流過(guò)沖。控制時(shí)序和關(guān)鍵波形見(jiàn)圖10(b)，就開(kāi)啟階段而言，在Vgs達(dá)到比較點(diǎn)電壓后，此時(shí)還沒(méi)到達(dá)密勒平臺(tái)，通過(guò)增大柵極電阻來(lái)減小開(kāi)啟階段的di/dt和dv/dt；當(dāng)Vgs超過(guò)密勒平臺(tái)后，再轉(zhuǎn)換為較小的柵極電阻，從而加快完全開(kāi)啟的過(guò)程；就關(guān)斷階段而言，當(dāng)Vgs降低至密勒平臺(tái)后，通過(guò)增大柵極電阻來(lái)減小關(guān)斷階段的di/dt，當(dāng)Vgs小于閾值電壓后再采用較小的柵極電阻，加快關(guān)斷瞬態(tài)的進(jìn)程。合理設(shè)置好窗口比較器的閾值，能夠有效減小di/dt和dv/dt，控制EMI以及電壓和電流過(guò)沖。

圖10 變電阻的有源驅(qū)動(dòng)電路[6]

這類有源驅(qū)動(dòng)方式結(jié)合了柵極電壓的反饋信息，動(dòng)態(tài)控制柵極電阻，主動(dòng)調(diào)節(jié)不同階段的柵極電流，改變柵極寄生電容的充電速度，實(shí)現(xiàn)di/dt和dv/dt的降低。文獻(xiàn)[24]采用了另一種降低di/dt的方法，在漏極電流上升和下降的階段通過(guò)電壓注入的方式，降低漏極電流Id的變化速度，從而實(shí)現(xiàn)對(duì)di/dt的主動(dòng)調(diào)節(jié)。

電壓型有源柵驅(qū)動(dòng)的架構(gòu)除了通過(guò)調(diào)節(jié)柵極電阻或者注入電壓的方式之外，還有采用多驅(qū)動(dòng)電平的方式。文獻(xiàn)[7]通過(guò)20 V和5 V雙電源的方式實(shí)現(xiàn)了板級(jí)上的多電平有源驅(qū)動(dòng)，在不同階段對(duì)功率管柵極和源極施加不同電壓，實(shí)現(xiàn)4種柵源驅(qū)動(dòng)電壓的組合，從而調(diào)節(jié)各個(gè)階段的柵極電容充電速度。文獻(xiàn)[7]采用了3個(gè)高速比較器用于檢測(cè)功率管的漏極電流Id和漏源電壓Vds，并且利用限幅電路來(lái)保證比較器的輸入信號(hào)在一個(gè)安全范圍內(nèi)。它的控制器是一個(gè)復(fù)雜的數(shù)字可編程單元，結(jié)合反饋信息最終控制4個(gè)開(kāi)關(guān)的開(kāi)啟和關(guān)斷時(shí)序，實(shí)現(xiàn)預(yù)期想要的分段控制效果，多驅(qū)動(dòng)電平的有源驅(qū)動(dòng)電路如圖11（a）所示，控制時(shí)序和關(guān)鍵波形如圖11（b）所示。這種多電平控制方案一般只適用于PCB板級(jí)驅(qū)動(dòng)電路，因?yàn)镾3、S4的5 V供電電壓需要具備承受較大電流里灌的能力，一般只能在板級(jí)設(shè)計(jì)里利用變壓器實(shí)現(xiàn)，而常規(guī)的片內(nèi)5 V電源軌不具備承受被灌大電流的能力。因此這種架構(gòu)比較難實(shí)現(xiàn)片內(nèi)全集成，難以朝著小型化方向改進(jìn)，占用空間較大。

圖11 多驅(qū)動(dòng)電平的有源驅(qū)動(dòng)電路[7]

文獻(xiàn)[10]則采用多級(jí)驅(qū)動(dòng)器串聯(lián)的方式，第一級(jí)驅(qū)動(dòng)器的輸出作為第二級(jí)驅(qū)動(dòng)器的地電位，第二級(jí)驅(qū)動(dòng)器的輸出作為第三級(jí)驅(qū)動(dòng)器的地，最后在3級(jí)驅(qū)動(dòng)器的供電電壓之間形成多種組合，在3個(gè)驅(qū)動(dòng)器的輸入信號(hào)時(shí)序的疊加下，能夠?qū)崿F(xiàn)多電平驅(qū)動(dòng)功能。這種結(jié)構(gòu)現(xiàn)在也只在板級(jí)設(shè)計(jì)中實(shí)現(xiàn)，因耗用驅(qū)動(dòng)芯片和面積較大，需要多個(gè)電源。文獻(xiàn)[12]則提出了利用可調(diào)的LDO來(lái)輔助驅(qū)動(dòng)，在常規(guī)的驅(qū)動(dòng)架構(gòu)下，增加可調(diào)的LDO，為開(kāi)關(guān)瞬態(tài)中di/dt及電壓過(guò)沖的階段內(nèi)提供第3個(gè)驅(qū)動(dòng)電平Vint，從而實(shí)現(xiàn)3電平驅(qū)動(dòng)。和常規(guī)驅(qū)動(dòng)不同的是采用了2個(gè)開(kāi)關(guān)控制信號(hào)控制2組驅(qū)動(dòng)級(jí)，使驅(qū)動(dòng)電壓在3個(gè)電壓之間進(jìn)行選擇。文獻(xiàn)[12]還對(duì)第3個(gè)電平Vint的取值以及負(fù)載電流對(duì)dv/dt和能量損耗的影響進(jìn)行了計(jì)算和分析，最后指出，負(fù)載電流越小，dv/dt越??；Vint越大，dv/dt也越小。

2.2.2 電流源型驅(qū)動(dòng)

電流源柵極驅(qū)動(dòng)器不需要使用額外的柵極電阻，這不僅大大簡(jiǎn)化了SiC MOSFET的柵極回路，還帶來(lái)了2個(gè)優(yōu)勢(shì)。首先，可以盡可能減少開(kāi)關(guān)的能量損失，其次，可以加速開(kāi)關(guān)操作，使其更適合高頻應(yīng)用[18-20]。電流源柵極驅(qū)動(dòng)器的2種基本結(jié)構(gòu)如圖12所示。圖12(a)中使用脈沖驅(qū)動(dòng)電流，電流值在開(kāi)關(guān)操作期間是恒定的[15,17]。在圖12(b)中，SiC MOSFET的導(dǎo)通和關(guān)斷由電感L上提供的ig控制，驅(qū)動(dòng)電流是可變的，也稱為諧振柵極驅(qū)動(dòng)器[18-20]。可變驅(qū)動(dòng)電路由S1、S2、D1、D2組成，當(dāng)S1開(kāi)啟且S2關(guān)閉時(shí)，ig可以為Cgs充電。上述過(guò)程中，當(dāng)Vgs低于VCC時(shí)，ig增加；當(dāng)Vgs高于VCC時(shí)，ig開(kāi)始下降。然后SiC MOSFET導(dǎo)通。SiC MOSFET的關(guān)斷與上述類似。

圖12 電流源柵極驅(qū)動(dòng)器的2種結(jié)構(gòu)及電流時(shí)序和關(guān)鍵波形

雖然電流源柵極驅(qū)動(dòng)器在低能耗和高頻應(yīng)用方面具有很大的優(yōu)勢(shì)，但也存在許多缺點(diǎn)：

（1）SiC MOSFET的柵極電壓不受控制

在電流源柵極驅(qū)動(dòng)器中，SiC MOSFET的寄生電容被電流源充電，無(wú)法控制柵極電壓值，導(dǎo)致柵極電壓可能會(huì)損壞SiC MOSFET。為了解決這個(gè)問(wèn)題，文獻(xiàn)[15,18-20]利用鉗位電路使SiC MOSFET的柵極電壓在一個(gè)合理的范圍內(nèi)。然而SiC MOSFET需要較大的驅(qū)動(dòng)電流，因此鉗位電路的電流容量需要很充足，這將增加整個(gè)驅(qū)動(dòng)電路的體積。

（2）過(guò)沖電壓和EMI噪聲大

文獻(xiàn)[15,17-20]中電流源柵極驅(qū)動(dòng)器的驅(qū)動(dòng)電流不是分段的，由于SiC MOSFET的寄生電容小，這會(huì)產(chǎn)生大的過(guò)沖電壓和EMI噪聲（d v/d t和d i/d t）。文獻(xiàn)[9]添加了柵極電阻以在EMI噪聲和能量損失之間進(jìn)行折衷。

為了控制d i/d t和EMI的大小，電流源型的驅(qū)動(dòng)也可以采用分段式的驅(qū)動(dòng)策略，文獻(xiàn)[25]提出了一種將閉環(huán)控制和分段控制結(jié)合的控制方式和驅(qū)動(dòng)電路，驅(qū)動(dòng)架構(gòu)如圖13(a)所示，其將驅(qū)動(dòng)電流分為邏輯信號(hào)控制的電流idis和d i/d t反饋信息控制的電流iana兩部分，邏輯控制的離散電流僅與開(kāi)關(guān)控制時(shí)序有關(guān)，帶有d i/d t反饋信息的電流對(duì)功率管的d i/d t產(chǎn)生影響，從而形成一個(gè)閉環(huán)系統(tǒng)，實(shí)現(xiàn)負(fù)反饋調(diào)節(jié)。

文獻(xiàn)[25]中的電流時(shí)序如圖13(b)所示，結(jié)合電流時(shí)序?qū)﹂_(kāi)啟過(guò)程和關(guān)斷過(guò)程中漏極電流Id變化階段的柵極充電電流ig和d i/d t之間的關(guān)系進(jìn)行了模型建立，對(duì)于關(guān)斷階段而言，功率管被完全關(guān)斷前，離散電流If1始終存在，當(dāng)漏端電流開(kāi)始變化時(shí)，與d i/d t相關(guān)的電流iana才不為0。在電流發(fā)生變化時(shí)，柵極電流對(duì)功率管的柵極寄生電容Ciss放電，放電導(dǎo)致的Vgs變化在跨導(dǎo)的作用下進(jìn)一步對(duì)漏端電流產(chǎn)生影響：

圖13 閉環(huán)控制和分段控制結(jié)合的驅(qū)動(dòng)架構(gòu)[25]

其中g(shù)fs是SiC MOSFET的跨導(dǎo)。為了實(shí)現(xiàn)整體柵極電流ig為離散控制電流idis和模擬電流iana的總和，可以最終建立如下關(guān)系式：

其中If1和If2的大小取決于設(shè)計(jì)中想要控制的dv/dt和di/dt的大小，由此將柵極電流和di/dt建立了合適的模型，只要在電路設(shè)計(jì)上使模擬電流iana的產(chǎn)生和di/dt信息采樣之間建立式（10）所示Kpf的比例關(guān)系，即建立合適的閉環(huán)網(wǎng)絡(luò)，再通過(guò)合適的補(bǔ)償網(wǎng)絡(luò)保證環(huán)路的穩(wěn)定性。文獻(xiàn)[27]最終采用板級(jí)搭建的方式實(shí)現(xiàn)了合理的閉環(huán)系統(tǒng)，使環(huán)路的單位增益帶寬做到了50 MHz。在模型建立和架構(gòu)搭建上都比較新穎，做到了大帶寬的設(shè)計(jì)。

SiC MOSFET的開(kāi)關(guān)瞬態(tài)di/dt和dv/dt對(duì)EMI和系統(tǒng)穩(wěn)定性存在影響，很多設(shè)計(jì)針對(duì)di/dt和dv/dt的控制以及相關(guān)振鈴、串?dāng)_問(wèn)題進(jìn)行了抑制，這必然是建立在以延長(zhǎng)di/dt和dv/dt存在階段的時(shí)長(zhǎng)為代價(jià)的，這將會(huì)降低功率管的開(kāi)關(guān)瞬態(tài)速度，加大開(kāi)關(guān)瞬態(tài)時(shí)間，限制高頻高速的應(yīng)用頻率上限，增大開(kāi)關(guān)瞬態(tài)功耗。為了實(shí)現(xiàn)對(duì)di/dt和dv/dt的控制，又能盡可能縮短開(kāi)關(guān)瞬態(tài)所需的時(shí)間，提高di/dt和dv/dt存在階段之外的驅(qū)動(dòng)能力是一個(gè)可行方法，但是SiC MOSFET本身具有10Ω左右的柵極寄生電阻，對(duì)于完全發(fā)揮SiC MOSFET的高速開(kāi)關(guān)性能存在一定限制，想在傳統(tǒng)驅(qū)動(dòng)架構(gòu)的基礎(chǔ)上實(shí)現(xiàn)更高的驅(qū)動(dòng)能力比較困難。

文獻(xiàn)[21-22]對(duì)SiC MOSFET開(kāi)關(guān)性能的提升進(jìn)行了驅(qū)動(dòng)架構(gòu)的改善和研究，降低了開(kāi)關(guān)瞬態(tài)的時(shí)間，提高了速度。文獻(xiàn)[21]采用電荷泵的方式，利用電容給功率管的柵極提供電荷，實(shí)現(xiàn)高于傳統(tǒng)驅(qū)動(dòng)中20 V供電電壓的驅(qū)動(dòng)能力，提高了驅(qū)動(dòng)速度。文獻(xiàn)[22]采用諧振式的結(jié)構(gòu)增大驅(qū)動(dòng)過(guò)程中的柵極電流，使柵極電流突破傳統(tǒng)驅(qū)動(dòng)中的電流上限限制，實(shí)現(xiàn)更快的驅(qū)動(dòng)速度。文獻(xiàn)[22]提出的提高驅(qū)動(dòng)電流的諧振驅(qū)動(dòng)架構(gòu)如圖14所示，利用S3和S4兩個(gè)雙向開(kāi)關(guān)對(duì)Vgs進(jìn)行鉗位，保證Vgs處于安全的電壓范圍內(nèi)，避免了諧振型驅(qū)動(dòng)中柵極電壓易超出安全范圍的問(wèn)題。

圖14 提高驅(qū)動(dòng)電流的諧振驅(qū)動(dòng)架構(gòu)[22]

雖然文獻(xiàn)[21-22]沒(méi)有進(jìn)一步與分段控制結(jié)合起來(lái)，也沒(méi)有構(gòu)建合適的分段驅(qū)動(dòng)架構(gòu)，但是為進(jìn)一步提升SiC MOSFET的驅(qū)動(dòng)能力提供了可能性，為今后實(shí)現(xiàn)更高速的分段控制奠定了基礎(chǔ)。

2.2.3 串?dāng)_抑制及保護(hù)電路

在SiC MOSFET的柵極驅(qū)動(dòng)器中，有一個(gè)非常關(guān)鍵的問(wèn)題是要確保SiC MOSFET處于安全適當(dāng)?shù)墓ぷ鳡顟B(tài)。由于SiC MOSFET的高速開(kāi)關(guān)操作及其對(duì)異常狀態(tài)的耐受性較差，因此提高SiC MOSFET的可靠性也很重要。SiC MOSFET的可靠性主要從兩個(gè)方面考慮，一是過(guò)流保護(hù)（Over Current Protection，OCP），二是dv/dt噪聲的抗擾度。

SiC MOSFET的OCP與Si MOSFET非常相似。不同的是OCP電路的響應(yīng)速度需要非?？欤@是因?yàn)檫^(guò)流故障情況下的SiC MOSFET只能保持很短的時(shí)間，只有幾微秒。在文獻(xiàn)[4,26-28]中，OCP設(shè)計(jì)技術(shù)主要包括固態(tài)斷路器（Solid State Circuit Breaker，SSCB）、去飽和技術(shù)、源端寄生電感檢測(cè)和電流發(fā)送器。

SiC MOSFET常用于800～1200 V的高壓應(yīng)用，在功率管開(kāi)啟階段，MOS管的漏源電壓Vds會(huì)從1200 V降到0 V，在功率管關(guān)斷階段，MOSFET的Vds會(huì)從0 V增加至1200 V。由于SiC MOSFET的柵極寄生電容較小，開(kāi)關(guān)速度較快，在短時(shí)間內(nèi)變化了1200 V的大電壓，將產(chǎn)生非常大的dv/dt。以半橋應(yīng)用的SiC MOSFET為研究對(duì)象，dv/dt對(duì)低側(cè)管的串?dāng)_情況如圖15所示。圖15（a）展示了正dv/dt對(duì)于低側(cè)功率管的影響，由于在低側(cè)功率管的漏端和源端之間存在寄生電容Cgd，在dv/dt的作用下將會(huì)有一股寄生電流從低側(cè)管的漏端流向源端，這股串?dāng)_電流最終流向驅(qū)動(dòng)器的下拉支路。由于這股電流在VEE和柵極之間的電阻上產(chǎn)生壓降，導(dǎo)致實(shí)際的Vgs比正常關(guān)態(tài)時(shí)的Vgs要大，在低側(cè)功率管的柵源電壓之間引入一個(gè)正的電壓串?dāng)_。當(dāng)存在負(fù)dv/dt時(shí)，對(duì)實(shí)際的Vgs的影響正好相反，在低側(cè)功率管的柵源電壓之間引入一個(gè)負(fù)的電壓串?dāng)_。正的串?dāng)_將使Vgs增大，如果串?dāng)_電壓過(guò)大，將導(dǎo)致低側(cè)管誤開(kāi)啟，如圖15（b）所示，因此，需要負(fù)關(guān)斷電壓。負(fù)的串?dāng)_將使Vgs變小，如果串?dāng)_過(guò)大會(huì)使Vgs超過(guò)SiC MOSFET的負(fù)壓耐壓額度，增大功率管被損壞的風(fēng)險(xiǎn)，這種情況在圖15（c）所示的負(fù)關(guān)斷電壓下更容易發(fā)生。因此，在SiC MOSFET的驅(qū)動(dòng)設(shè)計(jì)技術(shù)中，不僅需要使用負(fù)關(guān)斷電壓來(lái)提高其正dv/dt抗擾度，還需要使用零關(guān)斷電壓來(lái)提高其負(fù)dv/dt抗擾度，這就是如圖15（d）所示的可變關(guān)斷電壓的設(shè)計(jì)技術(shù)。

圖15 d v/d t對(duì)低側(cè)管的串?dāng)_情況

有源鉗位電路架構(gòu)如圖16所示。除了采用可變關(guān)斷電壓的方式來(lái)抑制dv/dt串?dāng)_問(wèn)題外，根據(jù)串?dāng)_的產(chǎn)生機(jī)理，采用大的功率管并聯(lián)在SiC MOSFET的柵源之間，為串?dāng)_電流提供低阻通路，從而可以大大降低串?dāng)_，見(jiàn)圖16（a）；也有采用大電容并聯(lián)在SiC MOSFET柵源之間的方式，在串?dāng)_產(chǎn)生時(shí)讓更多的電流流向電容，從而降低串?dāng)_的大小，見(jiàn)圖16（b）。但是鉗位電容的方式需要采用開(kāi)關(guān)管動(dòng)態(tài)開(kāi)啟和關(guān)閉，否則大電容的存在將會(huì)影響SiC MOSFET開(kāi)啟和關(guān)閉的速度，因此大電容和開(kāi)關(guān)管的存在導(dǎo)致這種方式與只用鉗位管提供低阻通路的方式相比幾乎沒(méi)有優(yōu)勢(shì)，都需要為鉗位管或開(kāi)關(guān)管提供控制電路。

圖16 有源鉗位電路架構(gòu)

文獻(xiàn)[8-9，15]提出雙電平關(guān)斷電壓技術(shù)用于改善SiC MOSFET的±dv/dt，采用輔助晶體管在PCB板上實(shí)現(xiàn)可變關(guān)斷電壓。文獻(xiàn)[3]的有源鉗位方式是采用鉗位管進(jìn)行鉗位，設(shè)計(jì)了一個(gè)簡(jiǎn)單的輔助控制電路對(duì)鉗位管進(jìn)行控制，利用SiC MOSFET的柵極電位和驅(qū)動(dòng)級(jí)的輸出狀態(tài)自動(dòng)影響輔助電路，在RC的延時(shí)下使有源鉗位管在合理時(shí)段開(kāi)啟和關(guān)閉，從而實(shí)現(xiàn)圖15(d)所示的時(shí)序。文獻(xiàn)[4]提出了有源米勒鉗位技術(shù)來(lái)增強(qiáng)SiC MOSFET正dv/dt抗擾度，設(shè)計(jì)方法是SiC MOSFET的柵極電壓直接與下拉功率晶體管相連，其外柵極電阻不受正dv/dt噪聲的影響，從而提高了dv/dt抗擾度。

3 SiC MOSFET柵極驅(qū)動(dòng)器設(shè)計(jì)考慮

由以上分析可知，在設(shè)計(jì)SiC MOSFET的柵極驅(qū)動(dòng)器時(shí)，需要考慮低EMI噪聲、高開(kāi)關(guān)速度（高頻）、低能量損耗和高可靠性。

對(duì)于電壓源柵極驅(qū)動(dòng)器，多電平驅(qū)動(dòng)方式在低EMI噪聲和快速開(kāi)關(guān)速度方面具有很大優(yōu)勢(shì)。因此，多級(jí)柵極驅(qū)動(dòng)器是趨勢(shì)。但是現(xiàn)在大多數(shù)驅(qū)動(dòng)器還是在PCB板級(jí)上實(shí)現(xiàn)的，多電平自適應(yīng)的集成電壓源柵極驅(qū)動(dòng)器將是今后研究的熱點(diǎn)，既能實(shí)現(xiàn)驅(qū)動(dòng)、di/dt和dv/dt控制、有源鉗位的聯(lián)動(dòng)控制，又能促進(jìn)小型化。

雖然電流源柵極驅(qū)動(dòng)器在低EMI噪聲方面存在一些缺點(diǎn)，但在高開(kāi)關(guān)速度和低能量損耗方面具有不可替代的優(yōu)勢(shì)。這種技術(shù)對(duì)于SiC MOSFET的柵極驅(qū)動(dòng)器來(lái)說(shuō)仍然是更好的選擇，它也仍然需要優(yōu)化和改進(jìn)。將高速度和多電平相結(jié)合，將實(shí)現(xiàn)速度和EMI的雙重優(yōu)化效果。

最后，SiC MOSFET的可靠性至關(guān)重要，其設(shè)計(jì)技術(shù)也值得關(guān)注。在柵極驅(qū)動(dòng)器的設(shè)計(jì)中，應(yīng)考慮可變關(guān)斷電壓技術(shù)、有源米勒技術(shù)和快速過(guò)流保護(hù)，以保證器件和系統(tǒng)的可靠性。

4 結(jié)論

本文全面回顧了SiC MOSFET的基礎(chǔ)理論以及其驅(qū)動(dòng)電路的發(fā)展?fàn)顩r，主要從電壓型驅(qū)動(dòng)電路設(shè)計(jì)技術(shù)、電流型驅(qū)動(dòng)電路設(shè)計(jì)技術(shù)以及提升系統(tǒng)工作可靠性設(shè)計(jì)技術(shù)3個(gè)方面進(jìn)行論述，對(duì)基于SiC MOSFET驅(qū)動(dòng)電路設(shè)計(jì)的3個(gè)方面進(jìn)行了詳細(xì)的分析、歸納及總結(jié)，分析了它們各自的優(yōu)缺點(diǎn)。從開(kāi)關(guān)速度、EMI噪聲和能量損耗方面對(duì)已有驅(qū)動(dòng)設(shè)計(jì)技術(shù)進(jìn)行了分析和總結(jié)。電壓型柵驅(qū)動(dòng)設(shè)計(jì)技術(shù)是目前應(yīng)用最為廣泛的驅(qū)動(dòng)設(shè)計(jì)技術(shù)，被廣泛使用在各類功率管中，在開(kāi)關(guān)速度、EMI噪聲和芯片集成度方面具有非常大的優(yōu)勢(shì)。電流源柵極驅(qū)動(dòng)器在開(kāi)關(guān)速度和低能耗方面具有優(yōu)勢(shì)，但受到EMI噪聲的限制，其應(yīng)用非常有限；不過(guò)，由于其架構(gòu)的優(yōu)異特性，仍然有很大的研究改進(jìn)空間。快速OCP、有源米勒鉗位和可變關(guān)斷電壓可提升SiC MOSFET的可靠性，這些均可以在SiC MOSFET的驅(qū)動(dòng)電路中得到應(yīng)用。值得一提的是，以上提出的設(shè)計(jì)技術(shù)均已在PCB板上實(shí)現(xiàn)并驗(yàn)證，其性能受限于板級(jí)寄生影響，因此，SiC MOSFET的驅(qū)動(dòng)技術(shù)仍需廣泛研究。