基于國產(chǎn)化通用VPX的信號處理板設(shè)計

王錫志

摘要：針對當(dāng)前國家信息化設(shè)備的快速發(fā)展和國產(chǎn)化的不斷推進，結(jié)合當(dāng)前國產(chǎn)芯片發(fā)展現(xiàn)狀。結(jié)合VPX總線架構(gòu)發(fā)展現(xiàn)狀，通過開展高速總線互聯(lián)技術(shù)的研究，將二者結(jié)合。以國產(chǎn)芯片為基礎(chǔ)，完成了基于國產(chǎn)化通用VPX信號處理板的設(shè)計。對各功能電路進行了詳細闡述，并對主要國產(chǎn)芯片系統(tǒng)進行了介紹。通過硬件平臺的開發(fā)，在自主化硬件設(shè)計、軟件適配及VPX總線架構(gòu)等方面積累經(jīng)驗，為裝備實現(xiàn)國產(chǎn)化國產(chǎn)化提供技術(shù)支撐。

關(guān)鍵詞：國產(chǎn)化；VPX；DSP；FPGA

中圖分類號：TN919.3文獻標(biāo)志碼：A文章編號：1008-1739（2022）01-52-4

0引言

在我國信息設(shè)備建設(shè)國產(chǎn)化持續(xù)推進下，在提倡創(chuàng)新和自主發(fā)展的大背景下，為了行業(yè)長遠和健康發(fā)展，必須在芯片領(lǐng)域堅持自主研發(fā)和應(yīng)用[1]。

隨著通信對抗專業(yè)領(lǐng)域的技術(shù)發(fā)展，作戰(zhàn)目標(biāo)多樣化、應(yīng)用場景多元化。對多信號、多功能并行處理能力的設(shè)備需求逐步增多，對寬帶高速處理與窄帶高精度處理的需求在逐步增多，傳統(tǒng)的并行總線已不能滿足設(shè)備需求。VPX總線作為新一代的高速串行總線，采用了高速串行Rapid IO、PCIe等高性能接口，更加適應(yīng)現(xiàn)代通信對抗領(lǐng)域?qū)δ芊倍?、運算復(fù)雜、數(shù)據(jù)量大及高速實時處理的要求[2]。

本文結(jié)合目前國產(chǎn)化元器件現(xiàn)狀和技術(shù)發(fā)展需求，對國產(chǎn)化元器件和VPX架構(gòu)的應(yīng)用進行研究和探索，設(shè)計了一款基于國產(chǎn)芯片的VPX架構(gòu)信號處理板，詳細說明各個功能模塊的設(shè)計與實現(xiàn)，在自主化硬件設(shè)計及VPX總線架構(gòu)等方面積累經(jīng)驗，為國產(chǎn)化國產(chǎn)化提供技術(shù)支撐。

1設(shè)計原理

信號處理板采用VPX總線標(biāo)準(zhǔn)的6U尺寸設(shè)計，符合Vita46/Vita48規(guī)范，采用DSP+FPGA+FMC架構(gòu)。按照功能設(shè)計將接口劃分為管理平面、數(shù)據(jù)平面、擴展平面、控制平面和自定義平面。板卡融合了IPMC管理、SIRO交換、高速串行總線、通用多核DSP和FPGA等。管理平面用于板卡硬件信息的管理和監(jiān)控，采用雙I2C的IPMB總線實現(xiàn)。數(shù)據(jù)平面支持模塊間高速數(shù)據(jù)傳輸，采用4x SRIO接口作為數(shù)據(jù)總線，支持主/備模塊間互連。擴展平面為相鄰2個處理模塊提供收發(fā)雙向8個通道端口互連?？刂破矫嬉蟾呖煽啃裕捎肧GMII接口作為控制總線，支持1000Base-T。自定義平面用于外部物理接口，可接射頻電纜和光纖等。硬件原理如圖1所示。

2硬件實現(xiàn)

2.1 IPMC設(shè)計

IPMC電路圖如圖2所示[3]。IPMC主控芯片由兆易創(chuàng)新的GD32F450VKT6來實現(xiàn)。該芯片是一款國產(chǎn)MCU處理器，時鐘主頻200 MHz，芯片內(nèi)集成了3 072 Kbytes的片上閃存和512 Kbytes的SRAM內(nèi)存，同時提供12通道ADC。通過兩路I2C總線與背板的IPMB_A，IPMB_B連接。IPMC電路采用獨立的+3.3 V_AUX供電。MCU可以實現(xiàn)板卡上電、重啟、電壓檢測、功能自檢及故障信息上報等功能。

2.2 SRIO交換模塊設(shè)計

SRIO交換芯片選用的NRS1800，該芯片具有48個雙向的數(shù)據(jù)差分對（Lane），可以配置成1x，2x，4x三種端口模式，最多可以配置成18個1x或12個4x端口，每個lane的速率可選擇1.25 Gbit/s，2.5 Gbit/s，3.125Gbit/s，5 Gbit/s，6.25 Gbit/s。NRS1800還有一個標(biāo)準(zhǔn)I2C接口，該接口可以用來完成對芯片的初始化配置，也可以通過I2C讀取NRS1800內(nèi)部寄存器來獲取芯片的工作狀態(tài)。NRS1800可應(yīng)用于大型處理器集群或背板，支持多種SRIO網(wǎng)絡(luò)拓撲結(jié)構(gòu)，可以采用靈活的方式進行配置，可選的配置方案也非常豐富。SRIO交換模塊如圖3所示。

NRS1800的復(fù)位引腳RST_N用于全局復(fù)位，使所有寄存器恢復(fù)到上電默認狀態(tài)，該引腳接入MCU芯片。RST_N信號需要低電平持續(xù)最少5個REF_CLK周期，復(fù)位完成后可通過I2C/JTAG對芯片進行配置。

NRS1800的I2C接口符合I2C協(xié)議規(guī)范，芯片可以作為從設(shè)備和臨時主設(shè)備。MM_N引腳決定上電復(fù)位后I2C接口是主模式還是從模式。連接到GND為臨時主模式，上拉至3.3 V為從模式。ADS引腳決定從模式下I2C設(shè)備地址寬度，連接到3.3 V為10 bit地址，連接到GND為7 bit地址。ID9～ID0引腳為I2C從模式下地址信號。

2.3數(shù)據(jù)處理模塊設(shè)計

數(shù)據(jù)處理模塊主要由FPGA和DSP組成，組成如圖4所示。

FPGA選取復(fù)旦微電子7系列JFM7K325T和JFM7VX690T80。2款FPGA沿襲了Xilinx發(fā)展路線，如配置方法、時鐘接口、電源的接法與Xilinx對應(yīng)產(chǎn)品完全一致。JFM7K325T主要用來完成本地總線轉(zhuǎn)換、離散信號控制以系統(tǒng)中各模塊間I/O時序控制，可用于對另一片F(xiàn)PGA的程序在線更新，實現(xiàn)功能重構(gòu)技術(shù)。JFM7VX690T80實現(xiàn)數(shù)據(jù)串并轉(zhuǎn)換以及對AD采集的中頻信號進行數(shù)字下變頻、FFT等處理功能。外接DDR3存儲器實現(xiàn)數(shù)據(jù)緩存。FPGA的控制引腳接入MCU芯片，可配置程序從Flash中重新加載。國產(chǎn)FPGA資源列表如表1所示。

DSP芯片選取FT-M6678，該款芯片是一款高性能浮點/定點數(shù)字信號處理器，可滿足多種實時信號處理的需要。含有8顆FT-M66x DSP內(nèi)核，每個內(nèi)核工作主頻為1 GHz。定點運算性能為32 GMACs，浮點運算性能為16 GMACs。有2組SIRO串行總線，每組可配置成1x，2x，4x模式，每Lane傳輸速率支持1.25 Gbit/s，2.5 Gbit/s，3.125 Gbit/s。除此之外，F(xiàn)T-M6678還有一個SGMII以太網(wǎng)接口，支持支持1000Mbps、100 Mbps，10 Mbps傳輸?？赏饨?4位DDR3存儲器，最大尋址空間8 GB。FT-M6678總體結(jié)構(gòu)如圖5所示。

2.4時鐘模塊設(shè)計

信號處理板上用到的時鐘非常多，而且頻率各不相同，有差分時鐘和單端時鐘。時鐘設(shè)計的目標(biāo)就是用最簡單的方案實現(xiàn)板卡上所有器件的時鐘需求，以減少電路面積，增加可靠性。本設(shè)計選取了1片AD9523時鐘芯片，該芯片可以通過編程，由MCU控制，產(chǎn)生信號處理板上所需要的時鐘。時鐘產(chǎn)生如圖6所示。

2.5電源模塊設(shè)計

由于信號處理板高速信號線多、系統(tǒng)較復(fù)雜，集成了大規(guī)模交換芯片、FPGA器件、DSP器件、DDR存儲器以及各種接口電路。對電源的輸出紋波、轉(zhuǎn)換效率、電壓精度、上電順序以及電源完整性提出更高的要求。VPX接口提供直流12 V和3.3 V。其中3.3 V直接供給MCU芯片，用來對電源模塊的上電時序控制。12 V經(jīng)過電流保護芯片XC388QDC輸入DC/DC模塊，該芯片最大浪涌電壓可達到60 V，通過電阻可以調(diào)節(jié)輸入保護電壓。DC/DC電源模塊選取LTM4644，LTM4630，2款電源為BGA封裝，具有體積小、效率高、易于散熱等特點。電源管理如圖7所示。

3軟件設(shè)計

信號處理板的軟件包括DSP，F(xiàn)PGA，MCU嵌入式軟件。FT-M6678主要用來實現(xiàn)復(fù)雜的浮點信號處理，如信號分析與解調(diào)、信號側(cè)向、常規(guī)信號測量與信號截獲等功能。例如，用一片DSP芯片完成7路4 Msps的16QAM信號的解調(diào)，或者一路40 Msps的16QAM信號的解調(diào)等。在8個核的功能分配上，核0一般用于完成芯片的初始化，解析系統(tǒng)發(fā)過來的指令以及控制SRIO收發(fā)數(shù)據(jù)等，其他7個核協(xié)同完成信號處理的算法[4]。

模塊中的FPGA主要完成系統(tǒng)中各模塊間I/O時序控制、數(shù)據(jù)緩存、數(shù)據(jù)串并轉(zhuǎn)換以及對AD采集的中頻信號進行數(shù)字下變頻，F(xiàn)FT等預(yù)處理的功能。

MCU由VPX的專用電源供電，完成對交換芯片NRS1800的初始配置，完成上電后的系統(tǒng)自檢功能，利用其片內(nèi)AD采集板子上的各種電壓值。MCU通過I2C總線與監(jiān)控模塊進行數(shù)據(jù)交換，實現(xiàn)IPMC管理。

4關(guān)鍵技術(shù)

考慮到大部分的差分信號都工作在千兆赫茲，因此，需要采取必要的措施來保證信號的完整性和電磁性，使用MENTOR公司的Hyperlynx仿真軟件對關(guān)鍵信號線進行了仿真分析。對交換模塊PCB上的高速信號線進行了仿真分析，使每對差分線阻抗保持100Ω，同一個端口內(nèi)的各差分線之間的信號傳輸偏移時間小于11 ns，差分線之間沒有大的串?dāng)_，從而保證了信號的高質(zhì)量要求[5]。

時鐘是整個板卡的工作中樞神經(jīng)，各個功能單元的有機協(xié)調(diào)工作都由其來驅(qū)動激發(fā)[6]。本板采用高性能時鐘芯片AD9523，配以高精度的VCXO來輸出所需的各種時鐘。整個處理板內(nèi)的所有模塊時鐘同源，可以改善信號的完整性，使整個板卡工作的性能更高更穩(wěn)定。

電源是給電子電路提供能量的重要電路組成部分，其電參數(shù)的精度和效率直接影響電路的正常工作[7]。本設(shè)計中主要以SM4644和SM4630大功率多路輸出電源為主，SM74401和SM51200底紋波線性電源為輔的設(shè)計方法。芯片的上電時序由MCU控制。交換芯片NRS1800上電時序為3.3 V上電，然后1.2 V再上電，上電間隔要大于10 ms。FT-M6678除了有高速的處理單元，還集成了豐富的片上外設(shè)接口。這些接口，有些需要獨立的電源，有的接口之間要求特定的上電順序。FT-M6678的上電順序如圖8所示。

5結(jié)束語

在目前的國際形式下，芯片國產(chǎn)化勢在必行，且VPX總線架構(gòu)作為行業(yè)內(nèi)主流的平臺，具有模塊化、通用化、擴展性、開放性和高可靠等特點。本文設(shè)計國產(chǎn)化信號處理板，具有較強的通用性，非常適用在通信偵對抗等領(lǐng)域。通過該板的研制，為高速總線互聯(lián)設(shè)計及國產(chǎn)芯片設(shè)計提供非常好的技術(shù)借鑒。

參考文獻

[1]于東英，陳俊，康令州.基于國產(chǎn)FPGA的高速SRIO接口設(shè)計與實現(xiàn)[J].通信技術(shù)，2019，52（1）：255-258.

[2]肖希，張雄林.基于VPX架構(gòu)的高速信號板設(shè)計[J].兵工自動化，2017，36（12）：34-38.

[3]朱紅育，李郁，付學(xué)斌.IPMI在VPX系統(tǒng)中的應(yīng)用與設(shè)計[J].火控雷達技術(shù)，2013，42（4）：65-69.

[4]馬友科，吳冰.基于多核DSP的通用信號處理板設(shè)計[J].無線電工程，2014，44（9）：56-59.

[5]齊青茂，馮鶴，馬友科.基于Hyperlynx的高速數(shù)據(jù)傳輸板SI研究[J].計算機與網(wǎng)絡(luò)，2012，38（14）：47-49.

[6]白月勝，曹淑玉.基于AD9517的高速采樣時鐘設(shè)計[J].工業(yè)技術(shù)創(chuàng)新，2014，1（4）：460-464.

[7]屈召貴，周永強.高精度DC-DC電源設(shè)計[J].微型機與應(yīng)用， 2017，36（17）：34-37.