高可靠性的讀寫分離14T 存儲單元設(shè)計(jì)*

張景波，朱亞男，彭春雨，趙 強(qiáng)

（1.工業(yè)和信息化部產(chǎn)業(yè)發(fā)展促進(jìn)中心，北京 100084；2.安徽大學(xué)集成電路學(xué)院，合肥 230601）

1 引言

半導(dǎo)體器件，如靜態(tài)隨機(jī)存儲器(SRAM)，對大氣中存在的高能粒子[1-2]很敏感。當(dāng)高能粒子撞擊微電子電路的敏感區(qū)域時(shí)，就會引起微電子學(xué)中的單粒子翻轉(zhuǎn)（Single Event Upset，SEU）。因此，降低SEU[3-5]發(fā)生的概率是提高SRAM 抗輻照性能的關(guān)鍵。SRAM 作為存儲模塊的基本單元，廣泛用于高速低功耗[6]的存儲芯片中，其在空間環(huán)境中的穩(wěn)定性成為影響電子系統(tǒng)可靠性的主要因素。近年來，抗輻射存儲單元設(shè)計(jì)被認(rèn)為是提高電路抗輻射能力的一種有效方法。但是，通過改變電路結(jié)構(gòu)來降低SRAM 單元的軟錯(cuò)誤率會增加額外的電路成本[7-9]。因此，有必要提出一種高性能、高可靠性的SRAM 單元。近年來，研究人員對CMOS 工藝下的存儲單元電路展開加固設(shè)計(jì)研究，并提出了多種抗SEU 存儲電路加固設(shè)計(jì)結(jié)構(gòu)[10-13]。一些具有顯著輻射耐受能力的SRAM 單元被報(bào)道，如文獻(xiàn)[5]中提出的雙聯(lián)鎖存儲單元（DICE），它由12 個(gè)晶體管組成，其中Q、QB 與S0、S1 利用2 個(gè)聯(lián)鎖節(jié)點(diǎn)來存儲1 組互補(bǔ)數(shù)據(jù)。當(dāng)存儲單元的任意節(jié)點(diǎn)被重離子撞擊時(shí)，存儲單元利用正反饋恢復(fù)到初始狀態(tài)。另一種典型的存儲單元是QUATRO[14]。雖然它能夠利用4 個(gè)節(jié)點(diǎn)來恢復(fù)2 個(gè)互補(bǔ)的數(shù)據(jù)對，但是它不能實(shí)現(xiàn)恢復(fù)所有單個(gè)節(jié)點(diǎn)的翻轉(zhuǎn)。文獻(xiàn)[7,9]都提出了10T 存儲單元，其中文獻(xiàn)[9]使用了晶體管的極化、電容效應(yīng)等方法來防止存儲單元的任意單節(jié)點(diǎn)翻轉(zhuǎn)。

本文提出了一種新型的讀寫分離RWS 14T 存儲單元，該單元通過選擇更多的NMOS 晶體管與合理的晶體管尺寸，能夠提供良好的抗輻射能力，并且讀寫分離技術(shù)的應(yīng)用使其具有良好的讀寫性能。

2 RWS 14T 單元設(shè)計(jì)

2.1 RWS 14T 單元的結(jié)構(gòu)

RWS 14T 存儲單元結(jié)構(gòu)如圖1 所示。該單元包括4 個(gè)PMOS 晶體管和10 個(gè)NMOS 晶體管。其中上拉晶體管（N1、N2、P1、P2、P3、P4）、下拉電晶體管（N3、N4）和下拉晶體管（N5、N6)的寬長比（W/L）分別為80 nm/65 nm、210 nm/65 nm 和280 nm/65 nm。另外還有4 個(gè)額外的NMOS 晶體管N7～N10 為傳輸管，它的寬長比（W/L）為140 nm/65 nm。其中N7～N8 柵極接公共寫字線（WL），N9 柵極接讀字線（RWL），N10 柵極接存儲節(jié)點(diǎn)QB。

圖1 RWS 14T 存儲單元

2.2 工作原理

該RWS 14T 存儲單元采用讀寫分離結(jié)構(gòu)，分別由WL 和RWL 控制單元的讀和寫操作。相比于傳統(tǒng)SRAM 讀寫結(jié)構(gòu)，讀寫分離結(jié)構(gòu)不僅提高了單元的讀寫速度，減少讀寫延遲時(shí)間，并且避免了單元的“讀破壞”問題，使得該存儲單元的工作性能得到了提升。

假設(shè)RWS 14T 存儲單元存儲電壓為低電平，即Q=“0”，QB=“1”，S1=“0”，S0=“1”，RWS 14T 存儲單元的仿真波形如圖2 所示。下面詳細(xì)分析RWS 14T 單元的工作原理。

圖2 RWS 14T 存儲單元時(shí)序

保持狀態(tài)：位線BL、BLB 均為高電平，WL、RWL均為低電平，單元內(nèi)部存儲節(jié)點(diǎn)通過傳輸管與位線隔離，存儲數(shù)據(jù)保持不變。

寫操作：寫“1”操作，位線BL 為高電平，位線BLB置為低電平。當(dāng)WL 為高電平、RWL 置為低電平時(shí)，執(zhí)行寫操作。晶體管N1、N3、N6 打開，P1 關(guān)閉，此時(shí)S1節(jié)點(diǎn)數(shù)據(jù)存儲為“1”，說明數(shù)據(jù)“1”被成功寫入。

寫“0”操作，位線BL 為低電平，BLB 為高電平，字線WL 為高電平，RWL 為低電平時(shí)，執(zhí)行寫操作。此時(shí)存儲節(jié)點(diǎn)Q 點(diǎn)的電壓為“1”，存儲節(jié)點(diǎn)QB 點(diǎn)的電壓為“0”，晶體管N1、N4、N5 導(dǎo)通，P2 關(guān)閉，此時(shí)S1 節(jié)點(diǎn)數(shù)據(jù)存儲為“0”，從而完成寫“0”操作。

讀操作：讀“1”操作，經(jīng)過預(yù)充電階段后，兩條位線的電壓均升至高電平。當(dāng)WL 為低電平、RWL 置為高電平時(shí)，NMOS 晶體管N9 導(dǎo)通進(jìn)行讀操作。當(dāng)QB=“0”，則晶體管N10 截止，BL 不能對地放電保持高電位，與位線BLB 形成電壓差。通過外圍電路靈敏放大器進(jìn)行識別，可讀出存儲節(jié)點(diǎn)Q 為“1”。

讀“0”操作，經(jīng)過預(yù)充電階段后，兩條位線的電壓均升至高“1”。當(dāng)WL 為低電平、RWL 為高電平時(shí)，打開NMOS 晶體管N9 進(jìn)行讀操作。當(dāng)QB=“1”，晶體管N10 導(dǎo)通，BL 的電壓由于N9 和N10 的放電而降低，與位線BLB 存在電壓差。通過外圍電路靈敏放大器進(jìn)行識別，可讀出存儲節(jié)點(diǎn)Q 為“0”。

2.3 性能的仿真分析

對該單元與其他對比電路的讀寫速度、寫裕度、功耗、噪聲容限以及臨界電荷等方面進(jìn)行測試。為了公平比較，所有電路都是在65 nm 工藝下進(jìn)行測試，且使各個(gè)對比電路的上拉管和下拉管與傳輸管的比率保持一致。

讀寫速度是SRAM 性能的主要指標(biāo)，對所提出的RWS 14T 存儲單元的運(yùn)行速度進(jìn)行了仿真和評估，仿真結(jié)果如圖3 所示。讀取訪問時(shí)間定義為字線電壓達(dá)到50%VDD時(shí)刻到BL 電壓下降50 mV 時(shí)刻之間的時(shí)間間隔；寫訪問時(shí)間定義為字線電壓達(dá)到50%VDD時(shí)刻到存儲節(jié)點(diǎn)翻轉(zhuǎn)時(shí)刻之間的時(shí)間間隔。

圖3 讀寫時(shí)間

RWS 14T 單元的讀寫訪問時(shí)間和靜態(tài)功耗與其他存儲單元的比較如表1 所示。RWS 14T 單元寫速度具有一定的優(yōu)勢，讀速度略大，但可通過增大晶體管N9、N10 的尺寸提高讀速度。靜態(tài)功耗略高于其他存儲單元。

表1 不同存儲單元讀寫時(shí)間和靜態(tài)功耗的對比

在SRAM 單元的電路級性能中，讀寫操作穩(wěn)定性是其中一項(xiàng)關(guān)鍵指標(biāo)和衡量因子，通常用讀/寫靜態(tài)噪聲容限或者讀/寫裕度大小來判別衡量。裕度反映的是讀寫操作時(shí)讀寫數(shù)據(jù)的容易程度，以寫裕度（WM）為例，它是指使得存儲數(shù)據(jù)發(fā)生翻轉(zhuǎn)的最小字線/位線電壓[15-16]，WM 的值越大則表明其寫操作能力越強(qiáng)，反之，則越弱。

靜態(tài)噪聲容限（Static Noise Margin，SNM）作為衡量存儲單元穩(wěn)定性的重要指標(biāo)，被設(shè)計(jì)人員廣泛采用[17]。讀靜態(tài)噪聲容限（RSNM）被定義為存儲單元在不發(fā)生翻轉(zhuǎn)的情況下所能容忍的最大直流噪聲值。電源電壓1.2 V 時(shí)RWS 14T 的RSNM 的仿真結(jié)果如圖4 所示。1.2 V 供電電壓下RWS 14T 存儲單元的RSNM 明顯優(yōu)于6T 單元、10T 單元和DICE 單元，僅次于Quatro 單元，仿真結(jié)果如圖5 所示。

圖4 1.2 V 電壓下RWS 14T 單元的RSNM

圖5 不同存儲單元讀噪聲容限

在本設(shè)計(jì)的仿真分析中，寫操作穩(wěn)定性是通過寫裕度來衡量的。位線寫裕度是BL 電壓從VDD下降到一定值后，存儲單元存儲數(shù)據(jù)發(fā)生翻轉(zhuǎn)，則此時(shí)的電壓值就表示寫操作是BL 電壓允許的最高電壓值。字線寫裕度是WL 電壓從0 上升到一定值后，存儲單元存儲數(shù)據(jù)發(fā)生翻轉(zhuǎn)，則此時(shí)的電壓值就表示寫操作WL 電壓的最低電壓值。在TT 工藝角、溫度為25 ℃、供給電壓為1.2 V 的條件下，所提出的14T 單元的寫裕度示意圖對比結(jié)果如表2 所示。RWS 14T 存儲單元的位線寫裕度明顯優(yōu)于6T 單元、Quatro 單元、DICE單元。字線寫裕度略差于6T 單元、10T 單元、DICE 單元，但優(yōu)于Quatro 單元。

表2 不同存儲單元寫裕度的對比

綜上所述，通過對存儲單元的讀噪聲容限、寫裕度、讀寫速度、功耗的仿真分析，提出的14T 單元不但能夠正確地實(shí)現(xiàn)讀寫功能，并且具有一定的優(yōu)勢。仿真結(jié)果表明14T 存儲單元在高速應(yīng)用上與其他輻射存儲單元相比是有競爭力的。

臨界電荷Qcrit（Critical Charge）是衡量SRAM 單元抗輻射性能的重要指標(biāo)。它被定義為節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)時(shí)所收集到的最少電荷量[18]。通過對所提出的RWS 14T單元與其他對比電路的臨界電荷測試，從表3 中可以清楚地看出，RWS 14T 單元的臨界電荷僅僅低于DICE 單元，而相比于其他抗輻射單元，RWS 14T 單元有著較大的優(yōu)勢。

表3 存儲單元臨界電荷的對比

3 RWS 14T 抗輻射研究方法

3.1 SEU 恢復(fù)分析

提出的RWS 14T 單元敏感節(jié)點(diǎn)是節(jié)點(diǎn)Q、QB、S0和S1，具體取決于存儲值。假設(shè)存儲單元為“0”(Q=“0”，QB=“1”，S1=“0”，S0=“1”)。詳細(xì)說明了提出RWS 14T 對抗SEU 的行為,分析結(jié)果如下。

(1)當(dāng)節(jié)點(diǎn)Q 受到粒子轟擊，節(jié)點(diǎn)Q 數(shù)據(jù)發(fā)生從0 到1 的翻轉(zhuǎn)，晶體管P3 暫時(shí)關(guān)閉，晶體管N1 暫時(shí)打開。由于上拉晶體管N5 的尺寸大于驅(qū)動晶體管N1，節(jié)點(diǎn)S1 和S0 數(shù)據(jù)恢復(fù)初始狀態(tài)。

(2)當(dāng)節(jié)點(diǎn)QB 受到粒子轟擊，節(jié)點(diǎn)QB 存儲數(shù)據(jù)將從1 翻轉(zhuǎn)到0，晶體管P4 暫開，晶體管N2 暫時(shí)關(guān)閉，節(jié)點(diǎn)Q 的電壓保持“0”狀態(tài)。節(jié)點(diǎn)S1 保持其初始狀態(tài)，N6 也將保持關(guān)閉狀態(tài)，節(jié)點(diǎn)S0 也將保持初始狀態(tài)“1”。最后，將節(jié)點(diǎn)QB 恢復(fù)到“1”狀態(tài)。

(3) 當(dāng)節(jié)點(diǎn)S0 和S1 受粒子轟擊，重離子撞擊NMOS 晶體管的敏感區(qū)域時(shí)，只產(chǎn)生負(fù)電壓脈沖[4,19]，即S0 受“1→0”暫態(tài)脈沖影響，S1 受“0→0”暫態(tài)脈沖影響，由于容量效應(yīng)，這兩個(gè)電壓脈沖不影響其他存儲節(jié)點(diǎn)，所以S0 和S1 在RWS-14T 單元中不是敏感節(jié)點(diǎn)。

（4）最后，討論了多節(jié)點(diǎn)干擾問題。當(dāng)節(jié)點(diǎn)同時(shí)受到S0-Q 干擾時(shí)，存儲在節(jié)點(diǎn)上的數(shù)據(jù)將發(fā)生變化。由于晶體管N4、N5 均停止，并且N1 將導(dǎo)通，因此節(jié)點(diǎn)Q 無法恢復(fù)其初始狀態(tài)。這種電荷共享效應(yīng)引起的問題可以通過布局優(yōu)化技術(shù)來緩解[20]。文獻(xiàn)[21-22]中提出的RHMP 和RHMN 存儲單元結(jié)構(gòu)就是在節(jié)點(diǎn)冗余加固技術(shù)的基礎(chǔ)上利用了極性加固技術(shù)和版圖加固技術(shù)。本文僅考慮輻射粒子對節(jié)點(diǎn)Q-QB 的影響。

圖6 是通過Cadence Spectre 中的SEU 故障注入仿真驗(yàn)證結(jié)果。在故障注入中，采用雙指數(shù)電流源模型來近似設(shè)備[3,22-23]的重離子撞擊效應(yīng)。如圖6（a）（b）（c）所示，故障脈沖被注入到存儲節(jié)點(diǎn)，以模擬重離子撞擊效應(yīng)。單個(gè)瞬態(tài)脈沖分別注入節(jié)點(diǎn)Q、QB、S1，時(shí)間分別為6.5 ns、11.5 ns、6.5 ns。可以看出，節(jié)點(diǎn)Q、QB、S1 可以恢復(fù)到初始狀態(tài)。為了驗(yàn)證Q-QB 節(jié)點(diǎn)對的穩(wěn)健性，在圖6（d）中分別在6.5 ns 和11.5 ns 處同時(shí)向Q 和QB 節(jié)點(diǎn)注入故障脈沖。這種模擬電荷共享的同步注入方法已被廣泛應(yīng)用[4,9]。仿真結(jié)果表明，所提出的14T 單元可以防止任何單節(jié)點(diǎn)擾動和內(nèi)部節(jié)點(diǎn)對的擾動。

圖6 SEU 故障注入仿真驗(yàn)證

對于納米級半導(dǎo)體電路，晶體管屬性（如長度、寬度、氧化層厚度）中工藝參數(shù)的變化會導(dǎo)致設(shè)計(jì)性能的下降。這些變化也會影響抗輻射電路的SEU 免疫力。圖6（c）中顯示S1 電壓損耗，但是受到粒子撞擊后仍能夠恢復(fù)初始狀態(tài)。分析電路可知，S0、S1 電壓達(dá)不到1.2 V，這是由于上拉管NMOS 的閾值損耗造成的。

3.2 TCAD 仿真

除了采用脈沖電流注入方式，使用TCAD 軟件設(shè)置基本參數(shù)、模擬各種空間輻射環(huán)境的方式被研究抗輻射性能的研究人員認(rèn)可。SEU 故障注入仿真驗(yàn)證如圖7 所示，建立包含RWS 14T 單元電路中敏感節(jié)點(diǎn)對應(yīng)的晶體管的TCAD 模型，其他非敏感節(jié)點(diǎn)對應(yīng)的晶體管可以調(diào)用SPICE 模型庫中的模擬器件代替，建立模型，并在相應(yīng)的仿真平臺進(jìn)行模擬。

圖7 SEU 故障注入仿真驗(yàn)證

為了能夠更好地描述粒子的入射角以及入射粒子能量，引入了參數(shù)θ、β 和線性能量傳遞（LET）。θ 表示粒子入射方向與y 軸的正方向之間的夾角，β 表示入射粒子軌跡投影在xz 平面上的投影向量與x 軸正方向之間的角度。

當(dāng)入射粒子的能量LET 為30 MeV·cm2/mg，以θ=60°，β=0°轟擊時(shí)，不同關(guān)鍵節(jié)點(diǎn)在高能粒子的轟擊下存儲節(jié)點(diǎn)的數(shù)據(jù)能夠恢復(fù)。以轟擊NMOS2、NMOS5的漏端為例，轟擊RWS 14T 單元關(guān)鍵節(jié)點(diǎn)驗(yàn)證如圖8所示，存儲數(shù)據(jù)不會發(fā)生變化，其他存儲節(jié)點(diǎn)數(shù)據(jù)也不變。當(dāng)入射粒子的能量LET 為25 MeV·cm2/mg，以不同的入射粒子角度轟擊存儲單元關(guān)鍵節(jié)點(diǎn)時(shí)，存儲數(shù)據(jù)不發(fā)生改變，證實(shí)RWS 14T 單元具有較好的抗SEU 能力。

圖8 轟擊RWS 14T 單元關(guān)鍵節(jié)點(diǎn)驗(yàn)證

4 總結(jié)

本文提出了一種具有高可靠性的抗輻射存儲單元RWS 14T，以對存儲器提供完善的SEU 保護(hù)。所提出的設(shè)計(jì)不僅可以為單個(gè)節(jié)點(diǎn)上的感應(yīng)瞬態(tài)脈沖提供完全的免疫力，而且不考慮極性和強(qiáng)度的影響，還可以容忍2 個(gè)固定節(jié)點(diǎn)上的雙節(jié)點(diǎn)故障。與各種輻射存儲單元相比，該RWS 14T 存儲單元應(yīng)用讀寫分離技術(shù)，而且該存儲單元的位線寫裕度明顯優(yōu)于其他存儲單元，字線寫裕度也比QUATRO 提高了約28.4%。為了獲得更好的讀時(shí)間，可以通過修改晶體管N9、N10的尺寸，或者設(shè)計(jì)人員再進(jìn)一步改善。綜上分析，提出的RWS-14T 單元在具有良好抗SEU 能力的同時(shí)，具有良好的讀寫速度。