基于FPGA的空調(diào)顯示設(shè)定器程序升級(jí)方案設(shè)計(jì)

田地，李康樂，楊春宇

（西安中車永電捷通電氣有限公司，陜西西安，710016）

0 前言

2016年7月，國家發(fā)展改革委、交通運(yùn)輸部、中國國家鐵路集團(tuán)有限公司聯(lián)合發(fā)布了《中長期鐵路網(wǎng)規(guī)劃》，勾畫了新時(shí)期“八縱八橫”高速鐵路網(wǎng)的宏大藍(lán)圖，即以沿海、京滬等“八縱”通道和陸橋、沿江等“八橫”通道為主干，城際鐵路為補(bǔ)充的高速鐵路網(wǎng)?！鞍丝v八橫”可實(shí)現(xiàn)相鄰大中城市間1-4小時(shí)交通圈、城市群內(nèi)0.5-2小時(shí)交通圈。隨著“八縱八橫”鐵路網(wǎng)絡(luò)建設(shè)有序推進(jìn)、逐步完善，使我國高速鐵路網(wǎng)絡(luò)四通八達(dá)。加之高速動(dòng)車組有載客量大、速度快、到點(diǎn)準(zhǔn)時(shí)、乘坐舒適、行駛平穩(wěn)、受雷雨等惡劣天氣影響較小等特點(diǎn)，成為越來越多的人出行交通工具的首選。高速動(dòng)車組優(yōu)異的舒適性不僅體現(xiàn)在行駛平穩(wěn)性上，其精確的車廂溫度控制與通風(fēng)控制也是重要的原因之一。

空調(diào)顯示設(shè)定器作為動(dòng)車組列車空調(diào)運(yùn)行控制的核心部件，廣泛應(yīng)用于我國CRH2系列、CRH380系列等動(dòng)車組上，其主要功能為接收列車網(wǎng)絡(luò)（TCMS）下發(fā)或自身按鍵手動(dòng)設(shè)置的空調(diào)運(yùn)轉(zhuǎn)模式、控制溫度等指令信息，進(jìn)一步傳輸至空調(diào)微機(jī)室實(shí)現(xiàn)車廂空調(diào)系統(tǒng)溫度、風(fēng)量等控制。同時(shí)將空調(diào)運(yùn)行狀態(tài)、溫度信息、故障狀態(tài)上傳至列車網(wǎng)絡(luò)，并且同步在空調(diào)顯示設(shè)定器面板進(jìn)行顯示。以上功能邏輯是由控制器通過軟件實(shí)現(xiàn)的，我國幅員遼闊、高速動(dòng)車組線路長、自然環(huán)境復(fù)雜多變，為適應(yīng)不同的線路環(huán)境，對(duì)于空調(diào)系統(tǒng)控制邏輯的優(yōu)化更改在所難免。當(dāng)前在運(yùn)營動(dòng)車組空調(diào)顯示設(shè)定器均由國外進(jìn)口，更改軟件依賴于國外廠家，存在更改費(fèi)用高、響應(yīng)周期長的弊端。在進(jìn)行升級(jí)作業(yè)時(shí)，需拆開顯示設(shè)定器面板，升級(jí)完畢后需進(jìn)行面板安裝恢復(fù)，做緊固標(biāo)記，作業(yè)時(shí)間較長。本文基于FPGA芯片的國產(chǎn)化空調(diào)顯示設(shè)定器，創(chuàng)新性的提出了通過串口升級(jí)FPGA程序的方案，使升級(jí)作業(yè)效率大幅提高，節(jié)省了人力成本，縮短作業(yè)時(shí)間。

1 系統(tǒng)方案

由于空調(diào)顯示設(shè)定器需同時(shí)與列車網(wǎng)絡(luò)、兩組空調(diào)微機(jī)室實(shí)時(shí)通信，并及時(shí)響應(yīng)空調(diào)控制指令，還需響應(yīng)面板與按鍵操作，同步執(zhí)行復(fù)雜的控制邏輯，因此控制器性能成為方案設(shè)計(jì)重要因素之一。FPGA以并行執(zhí)行，可重復(fù)、靈活配置等優(yōu)勢(shì)，成為國產(chǎn)化顯示設(shè)定器主控芯片的首選。按照設(shè)計(jì)要求，空調(diào)顯示設(shè)定器外部需預(yù)留串口作為數(shù)據(jù)下載接口，故本方案不再額外增加接口，設(shè)計(jì)數(shù)據(jù)下載與程序升級(jí)公用同一串口。根據(jù)功能評(píng)估結(jié)果，本文選取Xilinx公司Spartan6 系FPGA作為主控芯片。因?yàn)镕PGA基于SRAM結(jié)構(gòu)，配置文件掉電會(huì)丟失，需要在外部配置存儲(chǔ)介質(zhì)進(jìn)行配置文件存儲(chǔ)或通過額外的處理器進(jìn)行配置文件寫入。Spartan6系列FPGA程序配置方式可分為主模式（Master Modes）、從模式（Slave Modes）、JTAG模式。根據(jù)存儲(chǔ)介質(zhì)接口的不同又可細(xì)分為主串、主并、從串、從并等模式。

1.1 主模式

主模式即FPGA作為主設(shè)備，存儲(chǔ)介質(zhì)作為從設(shè)備， FPGA的CCLK引腳給存儲(chǔ)介質(zhì)提供工作時(shí)鐘，上電后FPGA將主動(dòng)從存儲(chǔ)介質(zhì)中讀取程序配置文件，典型的模式可分為PROM模式和SPI-Flash模式，具體介紹如下。

①主串模式-PROM

FPGA作為主設(shè)備，Xilinx PROM作為從設(shè)備。此方案需要通過JTAG將配置文件燒寫至PROM中，F(xiàn)PGA上電后將主動(dòng)從PROM中讀取配置文件。DIN與CCLK管腳在程序配置完成后可作為用戶IO使用， PROM成本相對(duì)較高。

②主串模式-SPI Flash

此模式下需FPGA外部配置SPI Flash，F(xiàn)PGA作為主設(shè)備，SPI Flash作為從設(shè)備。配置模式選擇后， FPGA上電時(shí)主動(dòng)從SPI Flash中讀取程序文件，MOSI、DIN、CSO_B、CCLK等信號(hào)在FPGA配置完成后可作為用戶IO使用，串行Flash的特點(diǎn)是占用引腳比較少，器件封裝小，容量大，不但可以節(jié)約電路板空間，還能降低功耗核噪聲。存儲(chǔ)程序文件的同時(shí)也可用作用戶數(shù)據(jù)存儲(chǔ)。

③主并模式-NOR flash

此模式下FPGA外部需配置并行NOR Flash， FCS_B等接口信號(hào)，在程序引導(dǎo)完成后，也可以作為用戶IO使用，并行NOR Flash占用FPGA管腳數(shù)量較多。

④主并模式-并行PROM

并行PROM模式下FPGA作為主設(shè)備，并行PROM作為從設(shè)備，配置文件可通過JTAG寫入PROM中，F(xiàn)PGA上電時(shí)，主動(dòng)從并行Flash中引導(dǎo)配置文件，引導(dǎo)完成后，配置管腳可作為用戶IO使用，此方案特點(diǎn)是占用FPGA管腳資源較多成本較高。

1.2 從模式

從模式根據(jù)外部處理器接口分為從并模式和從串模式。

①從串模式

即FPGA作為從設(shè)備，需要外部處理器通過串行接口將配置文件寫入FPGA。

②從并模式

即FPGA作為從設(shè)備，需外部處理器通過并行接口將配置文件寫入FPGA，雖然從模式不需要額外的存儲(chǔ)介質(zhì)，但需要外部額外配置處理器進(jìn)行配置文件寫入，成本較高，增加了開發(fā)難度。

根據(jù)項(xiàng)目應(yīng)用場(chǎng)景要求，控制板卡安裝在顯示設(shè)定器箱體內(nèi)，顯示設(shè)定器整體安裝于動(dòng)車組車廂電氣柜中，在實(shí)際運(yùn)營、程序升級(jí)作業(yè)時(shí)，一般禁止打開顯示設(shè)定器面板，故通過JTAG升級(jí)配置文件方案不能滿足要求，若使用從模式配置程序文件，需額外增加處理器，增加了成本和開發(fā)工作量。主模式里，PROM成本高于SPI Flash，串行SPI Flash接口比并行FLASH簡(jiǎn)單，節(jié)約FPGA管腳資源。綜合考慮，本項(xiàng)目使用主串配置模式，選擇SPI Flash作為存儲(chǔ)介質(zhì)，通過FPGA數(shù)據(jù)手冊(cè)可知，SPI接口MOSI、DIN、CSO_B、CCLK在程序配置完成后可以做用戶IO使用，則當(dāng)程序引導(dǎo)完成后，F(xiàn)PGA可以操作上述接口操作SPI Flash。那么通過顯示設(shè)定器外部DB9接口，就可以使用PC把程序配置文件下發(fā)至FPGA，F(xiàn)PGA將配置文件緩存后，再寫入SPI flash,從而實(shí)現(xiàn)配置文件自升級(jí)功能。

1.3 硬件方案

結(jié)合研發(fā)成本與工作量本項(xiàng)目總體方案設(shè)計(jì)如圖1所示，系統(tǒng)主控芯片采用Spartan6系列FPGA，SPI Flash選用成本較低的M25P32，需要進(jìn)行配置文件更新時(shí)，通過PC上位機(jī)將BIN文件下發(fā)至FPGA，F(xiàn)PGA完成SPI FLASH擦除后，邊緩存配置文件，邊通過SPI驅(qū)動(dòng)將數(shù)據(jù)寫入Flash，從而完成程序文件更新，文件寫入完成后，只需空調(diào)顯示設(shè)定器重新上電，新程序即可完成配置。

圖1 系統(tǒng)硬件方案

2 軟件實(shí)現(xiàn)

本方案軟件部分包括上位機(jī)軟件和FPGA軟件兩部分。

2.1 FPGA軟件

FPGA實(shí)現(xiàn)與上位機(jī)通信，接收上位機(jī)升級(jí)指令及程序文件數(shù)據(jù)并進(jìn)行數(shù)據(jù)緩存、實(shí)現(xiàn)SPI Flash 驅(qū)動(dòng)管理、程序文件的flash寫入等功能，軟件模塊架構(gòu)簡(jiǎn)圖如圖2所示。

圖2 軟件結(jié)構(gòu)模塊

波特率生成模塊：根據(jù)系統(tǒng)時(shí)鐘生成目標(biāo)波特率，提供數(shù)據(jù)發(fā)送接收模塊使用，作為異步串行通信的協(xié)議基準(zhǔn)。

數(shù)據(jù)接收模塊：對(duì)串行RX信號(hào)的起始位、數(shù)據(jù)位、停止位進(jìn)行識(shí)別與判斷、完成奇偶校驗(yàn)并進(jìn)行數(shù)據(jù)串并轉(zhuǎn)換。

數(shù)據(jù)發(fā)送模塊：對(duì)并行字節(jié)數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換、補(bǔ)充起始位、校驗(yàn)位、停止位數(shù)據(jù)，配合波特率模塊完成TX串行數(shù)據(jù)發(fā)送。

指令數(shù)據(jù)解析模塊：對(duì)接收到的數(shù)據(jù)幀進(jìn)行解析判斷及校驗(yàn)，如果是升級(jí)指令，將指令轉(zhuǎn)發(fā)至FLASH控制邏輯模塊，完成FLASH擦除等程序升級(jí)準(zhǔn)備工作。如果是程序數(shù)據(jù)，將數(shù)據(jù)寫入文件接收雙口RAM中進(jìn)行緩存。

雙口RAM：因?yàn)榻邮諗?shù)據(jù)速率與寫FLASH速率不一致，使用雙口RAM對(duì)程序文件的緩存，起到Flash和上位機(jī)數(shù)據(jù)間橋梁和數(shù)據(jù)緩沖的作用，本項(xiàng)目使用IP核利用BRAM生成FPGA內(nèi)部雙口RAM。

FLASH控制邏輯模塊：根據(jù)指令完成SPI-Flash讀、寫、擦除命令生成，包括各寄存器指令、讀寫擦除流程控制，讀、寫、擦除、程序文件寫入完畢的判斷，是整個(gè)升級(jí)流程的“指揮官”。

SPI驅(qū)動(dòng)模塊：按照M25P32數(shù)據(jù)手冊(cè)中對(duì)于讀寫時(shí)序要求，完成SPI控制協(xié)議時(shí)序?qū)崿F(xiàn)。

(1)串行通信協(xié)議

本項(xiàng)目與PC的串行通信波特率為57600bps，數(shù)據(jù)位8位，起始位1位，偶校驗(yàn)。

(2)FLASH 驅(qū)動(dòng)實(shí)現(xiàn)

M25P32具有32Mb容量，時(shí)鐘頻率最高支持75MHz,支持256bytes頁編程，整個(gè)空間由64個(gè)扇區(qū)組成，每個(gè)扇區(qū)包含256頁，每頁包含256bytes數(shù)據(jù)，M25P32支持扇區(qū)擦除和整片擦除。SO8封裝的M25P32共有8個(gè)引腳，驅(qū)動(dòng)的實(shí)現(xiàn)主要是跟據(jù)數(shù)據(jù)手冊(cè)相關(guān)要求，操作相應(yīng)管腳高低電平，各電平必須符合讀時(shí)序、寫時(shí)序要求。本項(xiàng)目SPI Flash在完成配置后，時(shí)鐘信號(hào)作為用戶IO由FPGA提供，頻率選用5MHz，占空比50%，所有接口信號(hào)執(zhí)行均有較大裕量，滿足時(shí)序要求。

(3)升級(jí)軟件處理邏輯

軟件處理邏輯如圖3所示，F(xiàn)PGA內(nèi)部使用狀態(tài)機(jī)編碼實(shí)現(xiàn)，狀態(tài)機(jī)包含有上電讀狀態(tài)寄存器、等待命令、執(zhí)行片擦除、頁編程等。當(dāng)接收到程序升級(jí)命令后，先對(duì)SPI Flash執(zhí)行整片擦除操作，因擦除時(shí)間較長，內(nèi)部BRAM容量有限，需完成擦除后再開始接收配置文件數(shù)據(jù)，一邊接收數(shù)據(jù)寫入內(nèi)部雙口RAM中，一邊進(jìn)行SPI Flash頁編程操作，直到全部配置文件數(shù)據(jù)寫入完畢。并對(duì)上位機(jī)下發(fā)的文件大小與接收的文件大小進(jìn)行對(duì)比，若文件大小比照正確后，向上位機(jī)返回升級(jí)完畢指令，若對(duì)比失敗，則向上位機(jī)返回升級(jí)失敗提示，重新進(jìn)行上述升級(jí)流程即可。

圖3 升級(jí)軟件處理邏輯

2.2 上位機(jī)軟件

本項(xiàng)目上位機(jī)軟件使用NI公司Labview軟件進(jìn)行開發(fā)，界面分可為數(shù)據(jù)下載、軟件升級(jí)、時(shí)鐘設(shè)定等功能，進(jìn)入界面后會(huì)首先會(huì)選擇波特率等串行通信協(xié)議參數(shù)。

數(shù)據(jù)下載：可下載空調(diào)機(jī)組運(yùn)行數(shù)據(jù)，并生成EXCEL格式文檔，方便對(duì)空調(diào)機(jī)組運(yùn)行情況進(jìn)行查看，便于故障定位分析，此功能非本文重點(diǎn)，不再贅述。

軟件升級(jí)：用于選擇FPGA配置文件所在位置、下發(fā)FLASH擦除指令、對(duì)BIN文件進(jìn)行大小計(jì)算并分包下發(fā)、判斷是否升級(jí)成功。

時(shí)鐘設(shè)定：可重置空調(diào)顯示設(shè)定器內(nèi)部時(shí)鐘芯片。

3 驗(yàn)證

（1）整體實(shí)物圖

圖4為空調(diào)顯示設(shè)定器實(shí)物與上位機(jī)界面圖，可以看出顯示設(shè)定器與上位機(jī)通過USB轉(zhuǎn)RS232串口線進(jìn)行連接，通過操作上位機(jī)軟件，選擇正確的異步串行通信協(xié)議，操作簡(jiǎn)單的菜單即可完成FPGA程序升級(jí)。

圖4 空調(diào)顯示設(shè)定器實(shí)物圖

（2）驅(qū)動(dòng)實(shí)現(xiàn)

圖5所示為SPI驅(qū)動(dòng)時(shí)序?qū)崪y(cè)圖，讀寫數(shù)據(jù)的時(shí)鐘頻率5MHz，占空比50%，時(shí)序滿足要求，相較于數(shù)據(jù)手冊(cè)時(shí)序要求，均有較大裕量，對(duì)于Flash的讀寫擦除均可穩(wěn)定執(zhí)行。

圖5

（3）上位機(jī)

圖6為程序升級(jí)完成后上位機(jī)提示框，表示程序升級(jí)完成并且升級(jí)成功，此時(shí)需對(duì)顯示設(shè)定器進(jìn)行重新上電，新的配置文件即可加載。若提示框顯示升級(jí)失敗，則重新選擇文件，再次執(zhí)行升級(jí)步驟，直至提示升級(jí)結(jié)束。

圖6 上位機(jī)升級(jí)完成界面

4 結(jié)語

本文設(shè)計(jì)了基于FPGA的空調(diào)顯示設(shè)定器程序自升級(jí)方案，通過與數(shù)據(jù)下載功能共用串口進(jìn)行程序文件升級(jí)，使升級(jí)流程極大簡(jiǎn)化，升級(jí)作業(yè)不需要打開空調(diào)顯示設(shè)定器機(jī)箱蓋板，只需通過串口線連接電腦即可升級(jí)，方便快捷，提升了售后服務(wù)效率，單人即可完成操作，縮短了升級(jí)作業(yè)時(shí)間，節(jié)省了人力成本，目前本方案設(shè)計(jì)空調(diào)顯示設(shè)定器已在380AL車型載客運(yùn)營2年，性能穩(wěn)定。