一種高性能信號處理SIP 芯片的設計

李欣LI Xin；張淵ZHANG Yuan；汪鵬志W(wǎng)ANG Peng-zhi

（①海軍研究院空中所，上海200436；②武漢船舶通信研究所，武漢430079）

0 引言

伴隨電子科學技術的快速發(fā)展，工業(yè)界對半導體芯片的輕重量、低成本、小型化以及性能的要求越來越高。系統(tǒng)級封裝（System in Package，SIP）技術是一種可以把多種功能芯片在有限空間外殼中結合成整體系統(tǒng)的封裝技術。和傳統(tǒng)PCB 不同，采用SIP 技術的芯片具備系統(tǒng)可靠性高、尺寸小、輕重量、研制成本低以及開發(fā)時間短的優(yōu)勢。在無線通信設備的信號處理系統(tǒng)中采用SIP 封裝技術，能夠在有限空間中保持系統(tǒng)存儲大小、性能指標不變，同時還能降低系統(tǒng)的尺寸大小、重量以及能耗，這對信號處理系統(tǒng)的小型化、高可靠性、高性能以及輕量化等方面具有重大意義，SIP 封裝技術已經(jīng)成為實現(xiàn)無線通信設備小型化的重要手段。

本文設計基于SIP 技術高性能信號處理芯片，內部集成 FPGA、DDR3、SDRAM、eMMC 和 NOR FLASH 等 4 種主要電路，該系統(tǒng)將擁有不同功能的通用微處理系統(tǒng)集成封裝在一塊很小的SIP 芯片中，使得系統(tǒng)具備體積小、重量輕、高性能以及低功耗的特性。

1 SIP 芯片總體設計方案

本文設計的信號處理SIP 芯片主體由FPGA，DDR3，EMMC，NOR FLASH 構成，具備數(shù)據(jù)處理與存儲能力。其中FPGA 為ZYNQ-7000 系列的XC7Z045，該電路可分成兩部分，分別是處理器系統(tǒng)端Processor System 以及可編程邏輯端Programmable Logic。PS 端擁有一個接口種類完備并且?guī)洗鎯ζ鞯碾p核Cortex-A9 ARM 處理器，時鐘頻率可以達到866MHz，具備定點與浮點運算能力，每個CPU 的處理能力達到2.5DMIPS/MHz，包含DDR3 接口、Ethernet 接口、USB 接口、CAN 總線接口、SD/SDIO 接口、SPI、UART、I2C 等豐富的通用接口。PL 部分包含與Kintex-7 規(guī)模相當?shù)腖E 資源，與PS 通過AXI 總線進行無縫連接，使二者的功能完美的結合。

SIP 芯片內部功能模塊包含 FPGA、DDR3、EMMC 和NOR FLASH，其中FPGA 為主要處理器件，DDR3、EMMC和NOR FLASH 都屬于FPGA 的外設器件，DDR3 與NOR FLASH 連接至 FPGA 的 PS 端，EMMC 連接至 FPGA 的 PL端。EMMC 控制器與NAND FLASH 共同組成EMMC 模塊。

SIP 芯片主要功能與性能指標：

SoC：Xilinx Zynq-7000 XC7Z045；

圖1 SIP 芯片內部功能框圖

圖2 SIP 芯片內部各模塊連接原理圖

處理器：雙核 ARM Cortex-A9，ARMv7-A 架構；

處理器頻率：800MHz；

運算能力：2.5DMIPS/MHz per CPU；

L1 Cache：每個核32KB 指令緩存，32KB 數(shù)據(jù)緩存；

L2 Cache：512KB；

片上RAM：256KB

邏輯規(guī)模：350 萬門；

Block RAM：19.2Mb；

DSP Slices（18 x 25 MACCs）：900

片上 ADC：2x 12bit，1MSPS，17 路外部差分輸入，采集片上電壓與溫度；

Nor Flash：512Mb，QSPI 接口，配置與存儲；

DDR3：1GB 32bit，1066MHz；

eMMC：32Gb，25MHz；

對外接口：SPI、IIC、CAN、UART、SD/SDIO2.0/MMC3.31、USB2.0 OTG、GTX、10/100/1000Ethernet MAC、PCIe Gen2 x8；

輸入輸出端口：128 個PS IO，212 個 HR IO，150 個 HP IO，16 路GTX；

軟件：可運行Vxworks；

體積：31mm*31mm*4mm；

封裝：BGA900

2 SIP 芯片各模塊詳細設計

2.1 DDR3 模塊的設計

DDR3 模塊由 2 片 DDR3 裸芯電路通過微組件的方式實現(xiàn)，每片DDR3 裸芯電路的容量為512MB，位寬為16bit，兩片組成總大小為1GB 的微組件。DDR3 微組件直接連接至FPGA 裸芯PS 端的MIO 502 引腳上，MIO 502 引腳是專用的 DDR3 控制器接口，F(xiàn)PGA 與DDR3 微組件主要連接如圖3 所示。

圖3 內部DDR3 模塊連接圖

表1 SIP 集成裸芯選型

2.2 NOR FLASH 模塊的設計

NOR FLASH 模塊是通過 RDL 將 WB 形式的 NOR FLASH 裸芯電路轉換成FC 形式，直接連接至FPGA 裸芯PS 端的MIO 500 引腳上，MIO 500 的引腳同時還引到SIP芯片封裝引腳上。NOR FLASH、FPGA 及SIP 封裝引腳的連接如圖4 所示。

圖4 內部NOR FLASH 模塊連接圖

2.3 EMMC 模塊的設計

EMMC 模塊由EMMC 控制器電路與NAND FLASH電路組成，與FPGA 的BANK 9 引腳相連，同時也將信號引至SIP 的封裝引腳。EMMC 與FPGA BANK9 的供電電源為3.3V，信號連接如圖5 所示。

圖5 內部EMMC 模塊連接圖

3 SIP 芯片的封裝設計

本文設計的SIP 芯片選用BGA 陶封形式實現(xiàn)，對于一個基于BGA 的SIP 芯片，從物理上主要包括裸片與無源器件、基板、裸片與基板的連接3 個主要影響因素。裸片來源于晶圓廠，是SIP 封裝的核心部件，根據(jù)設計需要，一般會在SIP 中封入兩塊或者兩塊以上的裸片。由于SIP 是一個完整的系統(tǒng)，為增加系統(tǒng)性能，需在各管芯周圍添加濾波電路、配置電路等外圍輔助電路，因此會加入電阻、電容、電感等無源元件，這些無源元件在設計實現(xiàn)時會通過不同工藝埋置在基板中。本文設計的SIP 芯片最終埋入13 顆芯片管芯和若干電阻電容，面積為31mm×31mm，相當于普通封裝系統(tǒng)的1/10 ，其內部結構布局如圖6 所示。

圖6 SIP 芯片內部結構布局圖

封裝工藝：

基板的選擇通常需要考量材料的電阻率（Resistivity）、 熱 膨 脹 系 數(shù) （Coefficient of Thermal Expansion, CTE）、介質損耗（Dielectric Loss, DL）、導熱率（Coefficient of Thermal Conductivity, CTC）以及介電常數(shù)（Permittivity）等特性。本文設計的SIP 芯片采用陶瓷基板，它具有散熱性好、氣密性強和可靠性高的特點。裸片與基板連接采用Flip-Chip 倒裝焊方法，該方法的優(yōu)勢在于焊接點結實、信號傳輸距離短、電源/地分布廣、I/O 密度大、封裝體積小以及可靠性高。SIP 芯片集成的DDR3 模塊和EMMC+NAND Flash 模塊采用兩層堆疊陶封，NOR Flash模塊采用WB 轉FC，F(xiàn)PGA 芯片倒裝后粘接散熱蓋進行散熱，產(chǎn)品結構尺寸及封裝如圖7 所示。

圖7 產(chǎn)品結構尺寸及封裝圖

4 SIP 芯片的測試方案

根據(jù)SIP 芯片研制特點，測試主要包括以下三種：

①各種裸芯的CP（Chip Probing）測試：為了提升SIP芯片中管芯的良品率，所有管芯都要在三溫環(huán)境中進行CP 測試。CP 測試通常是由元器件研制廠家負責執(zhí)行，當前，它們幾乎都擁有完備的CP 測試體系，并且能夠結合客戶實際的使用需求，進行測試向量的定制補充篩選工作，以此來增大測試的覆蓋率，繼而提升SIP 芯片良品率。

②成片的自動測試設備（Automatic Test Equipment,ATE）測試：該測試包括使用ATE 進行檢測，制作測試底板和測試插座等；進行成片的功能、性能以及可靠性試驗，檢測SIP 模塊功能有無異常，在封裝環(huán)節(jié)中有無缺陷生成，并且檢測在經(jīng)歷各種試驗后的SIP 芯片能否繼續(xù)正常運轉。

③成品系統(tǒng)級測試：該測試是最終測試（Final Test,FT）的補充，需要制作測試底板以及測試插座，對SIP 芯片的功能、性能以及接口等進行板級或者系統(tǒng)級的檢測。如圖8 所示。

圖8 SIP 芯片成品測試圖

5 性能結果及分析

本文設計的高性能信號處理SIP 芯片的最高主頻為800MHz，使用WindRiver 公司的Vxworks 操作系統(tǒng)。與傳統(tǒng)PCB 信號處理板相比，它們的性能對比結果如表2 所示。

表2 性能結果對比

6 結論

本文分析了信號處理SIP 芯片的技術要求，給出了一種高性能信號處理SIP 芯片的研制設計方案，較詳盡地了介紹了該芯片的系統(tǒng)架構、封裝以及測試流程。使用這種方案設計的信號處理芯片，在性能和可靠性保持不變的情況下，體積、重量和功耗指標得到了進一步的降低，符合未來無線通信設備小型化的研制需求。