一種繼電保護(hù)控制裝置掉電保護(hù)設(shè)計(jì)

南京國(guó)電南自自動(dòng)化有限公司 陳繼洪

國(guó)家的碳中和、碳達(dá)峰戰(zhàn)略計(jì)劃頒布后，能源領(lǐng)域針對(duì)自身特點(diǎn)，將發(fā)展水電、風(fēng)電及分布式光伏發(fā)電等清潔環(huán)保發(fā)電方式作為重要工作，面對(duì)越來(lái)越多樣化的安裝環(huán)境，繼電保護(hù)控制裝置的環(huán)境適應(yīng)性、可靠性要求也越來(lái)越高。繼電保護(hù)控制裝置發(fā)生供電電壓跌落現(xiàn)象時(shí)，裝置內(nèi)的存儲(chǔ)器件可能會(huì)出現(xiàn)誤擦除、誤寫(xiě)入等問(wèn)題，這將極有可能導(dǎo)致整個(gè)繼電保護(hù)裝置工作異常、無(wú)法啟動(dòng)等嚴(yán)重故障。按照《GB/T 14598.26量度繼電器和保護(hù)裝置》第26部分電磁兼容的要求，繼電保護(hù)裝置在發(fā)生供電電壓暫降、瞬斷時(shí)，允許出現(xiàn)暫時(shí)性功能喪失，但要求在故障消失后能自恢復(fù)。

針對(duì)這一問(wèn)題，相關(guān)學(xué)者的研究已經(jīng)取得了一定的成果，文獻(xiàn)[1]闡述對(duì)比了備份文件方式和高可靠性系統(tǒng)設(shè)計(jì)兩種方案解決繼電保護(hù)裝置意外掉電破壞參數(shù)問(wèn)題的優(yōu)缺點(diǎn)；文獻(xiàn)[2]對(duì)eMMC 進(jìn)行可靠性特性分析，針對(duì)常見(jiàn)的掉電失效模式提出了文件系統(tǒng)感知的磨損均衡、依據(jù)數(shù)據(jù)的屬性合理映射分區(qū)、減少寫(xiě)入次數(shù)以及降低寫(xiě)放大效應(yīng)等措施；文獻(xiàn)[3]公開(kāi)了一種應(yīng)用于非易失性存儲(chǔ)器件的硬件掉電保護(hù)方案，通過(guò)主備分區(qū)的冗余設(shè)計(jì)，以備份標(biāo)志、備份次數(shù)為依據(jù)進(jìn)行掉電保護(hù)更新。

以上幾個(gè)文獻(xiàn)公開(kāi)的方案主要是從存儲(chǔ)器工作過(guò)程中進(jìn)行軟件備份或者規(guī)避，無(wú)法解決電壓波動(dòng)引起的存儲(chǔ)器件誤操作問(wèn)題。針對(duì)這一場(chǎng)景本文提出了一種低成本、高可靠性的硬件掉電保護(hù)電路設(shè)計(jì)方案，在發(fā)生供電異常時(shí)通過(guò)控制存儲(chǔ)器件外部硬件寫(xiě)保護(hù)管腳屏蔽寫(xiě)操作來(lái)保護(hù)數(shù)據(jù)，文中經(jīng)過(guò)理論分析和仿真驗(yàn)證，可以有效的解決該場(chǎng)景下誤操作問(wèn)題。

1 硬件架構(gòu)設(shè)計(jì)

Nor Flash 一般用于存放繼電保護(hù)控制裝置CPU 處理器正常工作所需的BIOS 程序，是非常重要的一個(gè)存儲(chǔ)器件，一旦出現(xiàn)存儲(chǔ)數(shù)據(jù)改寫(xiě)或者丟失就會(huì)導(dǎo)致整個(gè)繼電保護(hù)裝置無(wú)法啟動(dòng)，下文就以Nor Flash 為例進(jìn)行分析和研究。

1.1 存儲(chǔ)芯片功能簡(jiǎn)介

Nor Flash 芯片常用SPI 接口，包括設(shè)備選擇線、時(shí)鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線4根信號(hào)線。芯片廠家在設(shè)計(jì)時(shí)考慮到Nor Flash 容易發(fā)生存儲(chǔ)數(shù)據(jù)改寫(xiě)、丟失等問(wèn)題，在芯片內(nèi)部集成了寫(xiě)保護(hù)功能，可以通過(guò)外部寫(xiě)保護(hù)管腳WP#和內(nèi)部寄存器配合實(shí)現(xiàn)大部分場(chǎng)景下的存儲(chǔ)數(shù)據(jù)保護(hù)功能，以兆易創(chuàng)新GD25Q64C 系列Nor Flash 為例，其芯片內(nèi)置寫(xiě)保護(hù)功能可以歸納成表1所示的真值表。目前業(yè)界常用的寫(xiě)保護(hù)管腳WP#接法是外部硬件寫(xiě)保護(hù)不使能，交由軟件通過(guò)寫(xiě)使能位WEL 進(jìn)行寫(xiě)使能控制。但是這種方案在芯片發(fā)生供電波動(dòng)、掉電等異常場(chǎng)景時(shí)芯片本身工作狀態(tài)不正常，軟件寫(xiě)控制功能無(wú)法生效。

表1 Nor Flash 寫(xiě)保護(hù)功能真值表

1.2 掉電保護(hù)電路架構(gòu)

存儲(chǔ)器件在供電不穩(wěn)定時(shí)SPI 接口信號(hào)線狀態(tài)是不確定的，有可能會(huì)觸發(fā)錯(cuò)誤的讀寫(xiě)操作，導(dǎo)致存儲(chǔ)數(shù)據(jù)發(fā)生改寫(xiě)、擦除等嚴(yán)重故障。針對(duì)這一問(wèn)題，本文提出了一種低成本、電路簡(jiǎn)單的硬件掉電保護(hù)電路設(shè)計(jì)方案，在繼電保護(hù)裝置上電、下電以及供電欠壓時(shí)，通過(guò)使能存儲(chǔ)器件硬件寫(xiě)保護(hù)管腳WP#，屏蔽掉所有的軟件寫(xiě)操作，保證不發(fā)生誤操作。

本文提出的硬件掉電保護(hù)電路設(shè)計(jì)方案架構(gòu)如圖1(a)，該設(shè)計(jì)方案架構(gòu)由欠壓檢測(cè)模塊、看門(mén)狗復(fù)位模塊、外部信號(hào)采集模塊以及信號(hào)匯總模塊組成。其中，欠壓信號(hào)、復(fù)位信號(hào)和故障信號(hào)都是低電平有效，經(jīng)過(guò)信號(hào)匯總模塊“與”操作后產(chǎn)生用于控制存儲(chǔ)器件外部硬件寫(xiě)保護(hù)管腳WP#的控制信號(hào)，只有在欠壓信號(hào)、復(fù)位信號(hào)和故障信號(hào)都為高電平正常狀態(tài)時(shí)存儲(chǔ)器件的外部硬件寫(xiě)保護(hù)功能才是不使能狀態(tài)，此時(shí)才能對(duì)存儲(chǔ)器件發(fā)起寫(xiě)入操作。

欠壓檢測(cè)模塊如圖1(b)所示，遲滯比較器電路構(gòu)成了電壓檢測(cè)電路，小信號(hào)mos 管構(gòu)成極性翻轉(zhuǎn)電路，用于監(jiān)控存儲(chǔ)器件的供電電壓狀態(tài)。當(dāng)供電電壓高于設(shè)定的閾值時(shí)輸出的控制信號(hào)翻轉(zhuǎn)成高電平正常狀態(tài)。看門(mén)狗復(fù)位模塊在CPU 處理器系統(tǒng)中比較常見(jiàn)，主要用于系統(tǒng)程序跑飛時(shí)產(chǎn)生復(fù)位信號(hào)，使得CPU 處理器復(fù)位后恢復(fù)正常工作狀態(tài)，此處將看門(mén)狗復(fù)位信號(hào)引過(guò)來(lái)是規(guī)避CPU 處理器狀態(tài)異常時(shí)發(fā)起的未知隨機(jī)操作，不額外增加電路成本。外部信號(hào)采集模塊用于采集其他關(guān)聯(lián)裝置送過(guò)來(lái)的故障信號(hào)做聯(lián)動(dòng)處理，此模塊為可擴(kuò)展模塊。

信號(hào)匯總模塊如圖1(c)所示，使用3個(gè)二極管組成“線與”電路，只有當(dāng)3個(gè)輸入信號(hào)都為高電平，即無(wú)異常狀態(tài)時(shí)輸出信號(hào)才會(huì)是高電平狀態(tài)，后級(jí)的存儲(chǔ)器件才能正常進(jìn)行寫(xiě)操作。

圖1 硬件掉電保護(hù)電路

2 參數(shù)設(shè)計(jì)及仿真驗(yàn)證

本文提出的硬件掉電保護(hù)電路欠壓保護(hù)動(dòng)作點(diǎn)和恢復(fù)點(diǎn)可以根據(jù)實(shí)際場(chǎng)景進(jìn)行設(shè)定。圖1(b)中控制信號(hào)由低電平翻轉(zhuǎn)到高電平時(shí)，供電電源Vih可以用如下公式表示：Vih=R3/(R2+R3)×VREF-R2/(R2+R3)×VL（1），式中，VREF為參考電壓值，VL為比較器供電負(fù)電壓；圖1(b)中控制信號(hào)由高電平翻轉(zhuǎn)到低電平時(shí)，供電電源Vil可以用如下公式表示：Vil=R3/(R2+R3)×VREF-R2/(R2+R3)×VH（2），式中，VREF為參考電壓值，VH為比較器供電正電壓；綜合公式(1)(2)，回差電壓ΔV 可以表示為：ΔV=R2/(R2+R3)(VH-VL)（3）。

結(jié)合應(yīng)用場(chǎng)景，參考電壓VREF取2.5V，比較器供電正電壓VH取3.3V，比較器供電負(fù)電壓VL取0V；設(shè)定門(mén)限電壓Vil和Vih分別為2.97V 和3.25V，回差電壓ΔV 為0.28V。將以上參數(shù)值代入公式(1)(2)(3)，計(jì)算得到圖1(b)中電阻R1、R2、R3和R8的阻值分別為1kΩ、1kΩ、20kΩ 和3.74kΩ。為了驗(yàn)證本文提出的低成本、高可靠性硬件掉電保護(hù)電路設(shè)計(jì)方案的可行性，按照章節(jié)2設(shè)計(jì)的參數(shù)，搭建仿真模型。

仿真波形如圖2所示，圖2(a)為存儲(chǔ)器件寫(xiě)保護(hù)管腳WP#僅由供電電源VCC 檢測(cè)結(jié)果控制的波形，可以看到VCC 上電時(shí)電壓達(dá)到約3.25V 后WP#信號(hào)翻轉(zhuǎn)為高電平，存儲(chǔ)器件可以進(jìn)行寫(xiě)操作；當(dāng)VCC 掉電時(shí)只要檢測(cè)到電壓低于正常值（2.95V）就會(huì)拉低WP#，存儲(chǔ)器件無(wú)法進(jìn)行寫(xiě)操作；圖2(b)為存儲(chǔ)器件寫(xiě)保護(hù)管腳WP#由欠壓信號(hào)、復(fù)位信號(hào)和故障信號(hào)同時(shí)控制的波形，可以看到只有3個(gè)控制信號(hào)都是高電平正常狀態(tài)時(shí)WP#才翻轉(zhuǎn)為高電平，可以進(jìn)行寫(xiě)操作；當(dāng)有一個(gè)控制信號(hào)為低電平異常狀態(tài)時(shí)，WP#立刻翻轉(zhuǎn)為低電平，存儲(chǔ)器件無(wú)法進(jìn)行寫(xiě)操作。仿真結(jié)果證明了本文所提硬件掉電保護(hù)電路的可行性。

圖2 仿真結(jié)果

3 結(jié)論

所提的低成本、高可靠性的硬件掉電保護(hù)電路可以設(shè)定欠壓點(diǎn)和保護(hù)回差值，并在檢測(cè)到欠壓故障或者其他需要?jiǎng)幼鞯漠惓r(shí)，控制WP#管腳禁止寫(xiě)操作，保證存儲(chǔ)芯片內(nèi)數(shù)據(jù)不被改寫(xiě)或誤擦除，可以有效解決繼電保護(hù)設(shè)備掉電后無(wú)法啟動(dòng)問(wèn)題；所提的低成本、高可靠性的硬件掉電保護(hù)電路可以應(yīng)用于各類(lèi)存儲(chǔ)芯片掉電保護(hù)，在電力裝置、通信設(shè)備和工業(yè)控制設(shè)備等領(lǐng)域有一定借鑒意義。