數(shù)字溫度傳感器中低功耗數(shù)字濾波器設(shè)計(jì)*

高 維， 謝 亮， 黃智波， 金湘亮

(1.湘潭大學(xué) 物理與光電工程學(xué)院,湖南 湘潭 411105； 2.微光電與系統(tǒng)集成湖南省工程實(shí)驗(yàn)室,湖南 湘潭 411105；3.湖南師范大學(xué) 物理與電子科學(xué)學(xué)院,湖南 長沙 410081)

0 引 言

隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展，為了延長電池的使用壽命，減少片上系統(tǒng)(system on chip,SOC)系統(tǒng)功耗已成為當(dāng)前的研究熱點(diǎn)。數(shù)字溫度傳感器可以集成在SOC上，應(yīng)用于環(huán)境監(jiān)測、處理器的熱管理以及生物醫(yī)療設(shè)備等[1,2]。數(shù)字溫度傳感器由溫度感應(yīng)電路、模數(shù)轉(zhuǎn)換器、接口電路組成[3]。Σ-ΔADC具有較高的轉(zhuǎn)換精度，數(shù)字溫度傳感器的精度取決于溫度感應(yīng)電路和Σ-ΔADC中的調(diào)制器部分，面積和功耗則取決于數(shù)字抽取濾波器[4]，因此設(shè)計(jì)低功耗數(shù)字濾波器對降低數(shù)字溫度傳感器的功耗有關(guān)鍵作用。

在滿足設(shè)計(jì)精度要求的前提下，只采用CIC實(shí)現(xiàn)數(shù)字抽取濾波器。溫度信號頻率低，不用實(shí)時(shí)更新，控制濾波器進(jìn)行單次轉(zhuǎn)換縮短濾波器工作的時(shí)間。此外，使濾波器的抽取倍數(shù)可調(diào)，能夠滿足高精度需求，也能在低精度應(yīng)用

下，產(chǎn)生較小的功耗。文獻(xiàn)[5]改進(jìn)了傳統(tǒng)的遞歸式Hogenauer 結(jié)構(gòu)，但是所有積分器的延遲單元仍然工作在高頻下；文獻(xiàn)[6]采用了多相分解和延遲單元共享技術(shù)，但是額外的引入了濾波器系數(shù)；文獻(xiàn)[7]的多相分解技術(shù)使只有一個延遲單元工作在輸入頻率下，但也額外引入了濾波器系數(shù)；文獻(xiàn)[8]提出了系數(shù)共享的技術(shù)，但是還有一個延遲單元工作在輸入頻率下。文獻(xiàn)[6～8]都引入了多相分解技術(shù)，在編碼實(shí)現(xiàn)時(shí)，必須額外增加多相分解控制電路。

本文設(shè)計(jì)的CIC濾波器采用了非遞歸多相分解結(jié)構(gòu)，并結(jié)合延遲單元和濾波器系數(shù)共享技術(shù)，并通過不同相位時(shí)鐘控制多相分解各個通道數(shù)據(jù)傳輸，減少多相分解控制電路的產(chǎn)生并使每級的延遲單元都工作在輸出頻率下。

1 濾波器系統(tǒng)結(jié)構(gòu)

濾波器系統(tǒng)的模塊組成如圖1所示。單次轉(zhuǎn)換控制模塊產(chǎn)生控制濾波器系統(tǒng)工作的使能信號Filter_en及控制調(diào)制器工作的使能信號MOD_EN；時(shí)鐘分頻電路產(chǎn)生濾波器各級工作的時(shí)鐘；數(shù)據(jù)準(zhǔn)備就緒模塊產(chǎn)生控制溫度寄存器數(shù)據(jù)更新的使能信號DRDY，以防串行接口在讀取溫度寄存器數(shù)據(jù)時(shí)，溫度寄存器數(shù)據(jù)發(fā)生改變；濾波器模塊將調(diào)制器輸出的比特流Filter_in轉(zhuǎn)換為16 bit量化編碼Filter_out。

圖1 數(shù)字濾波器系統(tǒng)的模塊組成

2 濾波器系統(tǒng)各模塊設(shè)計(jì)

設(shè)計(jì)的CIC抽取濾波器的階數(shù)是4，可變的抽取倍數(shù)為64/128/256/512。級聯(lián)濾波器的架構(gòu)如圖2所示，前三級的抽取倍數(shù)為4，后三級的抽取倍數(shù)為2，當(dāng)抽取倍數(shù)小于512時(shí)，可通過關(guān)閉后級電路產(chǎn)生更小的功耗。

圖2 級聯(lián)的濾波器架構(gòu)

2.1 濾波器模塊

抽取倍數(shù)和階數(shù)均為4的濾波器的傳遞函數(shù)

=(1+10z-2+31z-4+44z-6+31z-8+10z-10+z-12)+

z-1(4+20z-2+40z-4+40z-6+20z-8+4z-10)

=(1+31z-4+31z-8+z-12)+z-2(10+44z-4+10z-8)+z-1(4+40z-4+20z-8)+z-3(20+40z-4+4z-8)

(1)

根據(jù)等式(1)，本文設(shè)計(jì)初次改進(jìn)的前三級濾波器的結(jié)構(gòu)如圖3所示。在圖3結(jié)構(gòu)中采取多相分解技術(shù)，同時(shí)采用了延時(shí)單元及系數(shù)共享的技術(shù)來降低功耗。后三級的結(jié)構(gòu)跟前三級采用同樣的技術(shù)。Fin代表單級濾波器的輸入頻率。

圖3 抽取倍數(shù)為4的單級濾波器架構(gòu)

圖3架構(gòu)雖然采用多相分解降低功耗，但是額外的需要產(chǎn)生多相分解控制邏輯電路。若分6級實(shí)現(xiàn)，前三級每級需要3次多相分解，后三級每級需要1次多相分解，則6級總共需要產(chǎn)生12個多相分解的控制邏輯。避免產(chǎn)生多相分解控制邏輯電路，最終采用的的前三級濾波器架構(gòu)如圖4所示。

圖4 優(yōu)化后的新濾波器架構(gòu)

圖4架構(gòu)中用相位不同的時(shí)鐘控制多相分解各個通道的數(shù)據(jù)傳輸。以濾波器的第一級為例，闡述時(shí)鐘控制各個通道數(shù)據(jù)傳輸?shù)倪^程。圖4中連接線旁標(biāo)注的1,2,3,4代表濾波器的4個通道。濾波器的第一級時(shí)鐘的部分時(shí)序如圖5所示，其中clk_4_1和clk_4_2代表濾波器第一級工作的時(shí)鐘，clk_4_1和clk_4_2的頻率相同、相位差為90°。Delay1和Delay5均被clk_4_1的下降沿控制；Delay2被clk_4_2的上升沿控制，Delay3被clk_4_1的上升沿控制；Delay4被clk_4_2的下降沿控制。因?yàn)镈elay6,Delay7是4個通道共享的延遲單元，每次必須等各通道的數(shù)據(jù)均達(dá)到之后，再更新Delay6和Delay7的值。在時(shí)間軸上，通道1的數(shù)據(jù)到達(dá)的最晚，所以Delay6、Delay7和Delay4在同一個時(shí)鐘沿被更新。濾波器后面5級的工作原理與第一級相似。圖4結(jié)構(gòu)的優(yōu)點(diǎn)：1)使所有延遲單元都工作在輸出頻率下。2)避免產(chǎn)生多相分解控制電路。

圖5 濾波器第一級時(shí)鐘的部分時(shí)序圖

2.2 單次轉(zhuǎn)換控制模塊

單次轉(zhuǎn)換控制電路的作用是產(chǎn)生控制濾波器工作的使能信號Filter_en和調(diào)制器工作的使能信號MOD_EN。由于調(diào)制器電路存在建立時(shí)間，必須等待調(diào)制器電路完全建立之后，濾波器才可去采集調(diào)制器輸出的比特流，所以MOD_EN使能信號的長度應(yīng)大于濾波器使能信號的長度。CIC濾波器傳遞函數(shù)如式(2)所示

(2)

式中D為抽取倍數(shù)，N為濾波器階數(shù)，默認(rèn)延遲因子為1，Ts為采樣周期。單次轉(zhuǎn)換所需的調(diào)制器比特流個數(shù)由濾波器的長度決定，濾波器的長度為((D-1)×N+1)，則Filter_en長度至少占((D-1)×N+1)個采樣周期，MODE_EN的長度為調(diào)制器的建立時(shí)間所占的采樣周期個數(shù)與Filter_en所占的采樣周期個數(shù)之和。

圖4與圖3相比，其在每級通道1的前向路徑上都插入了一個延遲單元，由于各級延遲單元的影響，會增加單次轉(zhuǎn)換的時(shí)間。對濾波器的第一級進(jìn)行單次轉(zhuǎn)換分析，根據(jù)式(1)可知，第一級濾波器的長度為13，通道1需采集4個數(shù)據(jù)，其他3個通道采集3個數(shù)據(jù)，第一級濾波器的輸出就會達(dá)到穩(wěn)定，圖6中標(biāo)記為0的時(shí)鐘沿處，濾波器輸出達(dá)到穩(wěn)定。

圖6 濾波器第一和第二級時(shí)鐘的部分時(shí)序圖

使濾波器的第二級時(shí)鐘clk_16_1和clk_16_2所有沿比clk_4_1下降沿晚Ts時(shí)間到達(dá)，則在clk_4_1下降沿之后第一級輸出的穩(wěn)定數(shù)據(jù)會被第二級接收到，否則第二級采集到的數(shù)據(jù)就是錯誤的。濾波器的后面幾級時(shí)鐘的沿均比其各自前一級控制通道1的時(shí)鐘沿晚Ts到達(dá)，一是不會導(dǎo)致后一級采集到的數(shù)據(jù)發(fā)生錯誤，二是會縮短單次轉(zhuǎn)換的時(shí)間。

2.3 時(shí)鐘分頻模塊

若不產(chǎn)生多相分解控制邏輯電路，遞歸式濾波器的前3級每級需要2個時(shí)鐘，后3級每級只需要1個時(shí)鐘，總共需要9個時(shí)鐘。若按傳統(tǒng)的同步分頻電路去設(shè)計(jì)每一級所需的時(shí)鐘，每個分頻時(shí)鐘的產(chǎn)生都需要一個計(jì)數(shù)器及判斷組合邏輯。隨著抽取倍數(shù)的增加，計(jì)數(shù)器的位寬也隨著增加，因此用同步分頻的方法去產(chǎn)生分頻時(shí)鐘會消耗大量寄存器資源和組合邏輯資源[9]。傳統(tǒng)的異步分頻時(shí)鐘會使消耗的寄存器資源減少，但每一級時(shí)鐘域之間都會有數(shù)據(jù)交互，容易產(chǎn)生亞穩(wěn)態(tài)。本文采取同步分頻和異步分頻相結(jié)合的技術(shù)，提出了一種新的分頻時(shí)鐘電路，如圖7所示。

圖7 時(shí)鐘分頻電路

圖7分頻電路給濾波器各級工作提供的時(shí)鐘 clk_4_1，clk_4_2，clk_16_1，clk_16_2，clk_64_1，clk_64_2，clk_128，clk_256，clk_512均為同步時(shí)鐘。產(chǎn)生分頻時(shí)鐘均采用異步方式實(shí)現(xiàn)，最后再將異步時(shí)鐘同步化。當(dāng)產(chǎn)生clk_16_1和clk_16_2與clk_64_1和clk_64_2兩組相位差90°的時(shí)鐘時(shí)，首先利用異步8分頻和32分頻的上升沿和下降沿分別去觸發(fā)二分頻觸發(fā)器的時(shí)鐘端產(chǎn)生2組相位差90°的16分頻和32分頻時(shí)鐘，再將得到的異步16分頻和32分頻時(shí)鐘同步化就可得到clk_16_1和clk_16_2與clk_64_1和clk_64_2。clk_128，clk_256，clk_512的產(chǎn)生均采用其前一級同步時(shí)鐘clk_64_1，clk_128，clk_256的下降沿去觸發(fā)二分頻觸發(fā)器的時(shí)鐘端，再對異步分頻得到的時(shí)鐘進(jìn)行同步。 采用圖7的分頻電路結(jié)構(gòu)的優(yōu)點(diǎn)：1)不會產(chǎn)生大量的寄存器和組合邏輯；2)避免產(chǎn)生亞穩(wěn)態(tài)；3)后一級各通道的時(shí)鐘沿均比前一級通道1的時(shí)鐘沿晚Ts到達(dá)，可節(jié)省單次轉(zhuǎn)換的時(shí)間。

3 濾波器系統(tǒng)的功耗和面積對比

針對三種方案編寫RTL(register transfer level)級代碼，方案1，方案2均采用同步分頻的方式形成所需的時(shí)鐘電路，方案1采用流水線遞歸式CIC濾波器架構(gòu)[5]，方案2采用傳統(tǒng)的遞歸式CIC濾波器架構(gòu)[8]。方案3采用本文提出的時(shí)鐘分頻電路和濾波器架構(gòu)。在調(diào)制器采樣頻率為5 MHz的條件下，分別對三種方案的RTL級代碼基于130nm SMIC工藝進(jìn)行DC(design compile)綜合。DC綜合之后，令抽取倍數(shù)為512，利用PTPX(Prime Time PX )工具執(zhí)行單次轉(zhuǎn)換期間的平均功耗進(jìn)行分析。DC評估出的方案1～方案3的標(biāo)準(zhǔn)單元面積分別為26 359，56 099，63 884 μm2，PTPX評估出的對應(yīng)功耗分別為343，218，98.1 μW。

綜合DC評估出的標(biāo)準(zhǔn)單元面積和PTPX評估出的功耗結(jié)果可知，本文優(yōu)化的結(jié)構(gòu)在面積上略處劣勢，但是本文優(yōu)化的濾波器系統(tǒng)的功耗下降為方案1功耗的28.6 %，下降為方案2功耗的45 %。本文設(shè)計(jì)的濾波器系統(tǒng)有利于降低功耗。

4 結(jié) 論

本文完成了抽取倍數(shù)可變和單次轉(zhuǎn)換的低功耗數(shù)字抽取CIC濾波器設(shè)計(jì)。采用了非遞歸多相分解的CIC結(jié)構(gòu)。通過消除多相分解控制邏輯，采用同步和異步分頻相結(jié)合的技術(shù)生成分頻電路，并結(jié)合延遲單元和系數(shù)共享的技術(shù)生成低功耗的濾波器系統(tǒng)。經(jīng)功耗分析驗(yàn)證表明，本文設(shè)計(jì)的濾波器系統(tǒng)在低功耗設(shè)計(jì)方面，有較大優(yōu)勢，不足之處是濾波器的面積相對較大。