基于嵌入式Linux 操作系統(tǒng)的電纜故障測距系統(tǒng)研究

蔣志煬， 白曉斌

（國網(wǎng)陜西省電力公司寶雞供電公司，寶雞721004）

0 引 言

由于外力損傷、絕緣受潮老化或化學(xué)腐蝕等原因?qū)е碌母鞣N故障，隨著電纜的運(yùn)行會(huì)不斷出現(xiàn)［1］。 隨著電力電纜敷設(shè)數(shù)量和種類的增加，運(yùn)行負(fù)荷和時(shí)間的增長，電力電纜故障發(fā)生頻率越來越高［2］。 由于電纜芯線由多層保護(hù)材料包裹，而且在電纜敷設(shè)時(shí)，一般直接埋入地下或放置于電纜溝中，電力電纜一旦發(fā)生故障，尋找故障點(diǎn)位置變得十分困難［3］。 因此，在電力電纜故障發(fā)生后，如何快速準(zhǔn)確地進(jìn)行電纜故障位置測距，并進(jìn)行電纜故障修復(fù)，對(duì)保證電力系統(tǒng)的可靠性和穩(wěn)定性，減小由電纜故障帶來的損失具有重要意義。

電力電纜故障發(fā)生后會(huì)導(dǎo)致電纜的阻抗特性發(fā)生改變，引起電纜阻抗的不連續(xù)。 由傳輸線時(shí)域反射原理可知，電磁波信號(hào)傳輸時(shí)，遇到阻抗突變或不連續(xù)處會(huì)發(fā)生反射［4］。 電力電纜作為傳輸線的一種，可以通過信號(hào)發(fā)生裝置向已經(jīng)發(fā)生故障的被測電纜注入脈沖電波信號(hào)，使用信號(hào)檢測裝置采集入射和反射脈沖信號(hào)，而后根據(jù)儀器檢測所得到的兩者之間的時(shí)間差，結(jié)合電纜中電磁波傳播速率，即可計(jì)算出阻抗不匹配位置距離脈沖注入點(diǎn)的長度，由此實(shí)現(xiàn)電纜特性突變點(diǎn)的測距。 這種方法可以實(shí)現(xiàn)迅速無損的電纜故障測距，同時(shí)也可以利用電磁波信號(hào)波形的時(shí)頻域信息實(shí)現(xiàn)簡單有效的故障類型分析，為故障電纜的快速維修提供幫助。

1 電纜脈沖時(shí)域反射

電磁波在傳輸線上發(fā)生反射的現(xiàn)象是最基本的物理現(xiàn)象。 在傳輸線路徑中進(jìn)行傳輸?shù)男盘?hào)，若其感受到阻抗發(fā)生變化或不連續(xù)，便會(huì)發(fā)生反射。 被反射的部分信號(hào)將向反方向傳播，而透射的部分將繼續(xù)向前傳播［3］。

傳輸線中阻抗突變點(diǎn)產(chǎn)生反射如圖1 所示，Z1為線路1 的阻抗，Z2為線路2 的阻抗，兩條線路的相接處為J，入射信號(hào)在傳輸?shù)絁 處時(shí)，感受到阻抗的變化，將在此處發(fā)生反射，反射信號(hào)的信號(hào)量由阻抗突變點(diǎn)的變化量決定，可以使用反射系數(shù)ρ和傳輸系數(shù)τ進(jìn)行表示。

圖1 傳輸線中阻抗突變點(diǎn)產(chǎn)生反射

反射系數(shù)ρ是反射信號(hào)電壓幅值（U反射）和入射信號(hào)電壓幅值（U入射）的比值：

類似地，傳輸系數(shù)τ定義為傳輸信號(hào)的電壓幅值（U傳輸）與入射信號(hào)電壓幅值（U入射）之比，其與反射系數(shù)ρ之間的關(guān)系如式（2）所示：

由式（1）可知：傳輸線存在以下3 種特殊情況。以圖1 為例，若線路1 末端為開路，不連接線路2，即線路2 阻抗Z2＝∞，計(jì)算出反射系數(shù)為1，意味著信號(hào)在界面J 處產(chǎn)生與入射信號(hào)具有相同極性和大小的反射信號(hào)返回到入射端。 第二種情況為線路1末端短路，及線路2 阻抗Z2＝-1，計(jì)算出反射系數(shù)為零，意味著信號(hào)在界面J 處產(chǎn)生與入射信號(hào)極性相反但大小相同的反射信號(hào)。 第三種特殊情況為線路1 與線路2 阻抗匹配，即Z1＝Z2，此時(shí)反射系數(shù)為零，信號(hào)將不會(huì)在J 界面處產(chǎn)生反射。

結(jié)合傳輸線反射理論，向電纜中注入脈沖，并使用儀器檢測電纜入射和反射脈沖信號(hào)，檢測到入射和反射脈沖信號(hào)時(shí)間差為Δt，并根據(jù)脈沖信號(hào)在電纜中的傳播速率（ν）， 便可計(jì)算出阻抗突變點(diǎn)距信號(hào)入射端長度：

2 脈沖信號(hào)發(fā)生與系統(tǒng)檢測整體設(shè)計(jì)

2.1 硬件總體設(shè)計(jì)

依據(jù)電纜中脈沖信號(hào)的傳輸和反射原理，向電纜中發(fā)送的脈沖信號(hào)寬度及幅值應(yīng)與電纜的長度相關(guān)，同時(shí)為減小脈沖寬度帶來的盲區(qū)，所需的脈沖的寬度應(yīng)該盡量窄，常用的脈沖寬度為納秒級(jí)，因此檢測系統(tǒng)應(yīng)能夠產(chǎn)生超窄的納秒級(jí)脈沖，并使用高速信號(hào)采集系統(tǒng)對(duì)電纜中的脈沖信號(hào)進(jìn)行檢測［5-6］。

考慮到FPGA 具備可編程性好，運(yùn)行速率快，適合高速并行電路等特點(diǎn)，為滿足高速信號(hào)發(fā)生、數(shù)據(jù)采集和緩沖的需求，本系統(tǒng)選擇使用FPGA 實(shí)現(xiàn)納秒級(jí)脈沖發(fā)生和高速數(shù)據(jù)采集。 同時(shí)，為更好地進(jìn)行系統(tǒng)控制和交互，本系統(tǒng)中選用了恩智浦i.MX6D處理器作為控制核心，其包含兩個(gè)運(yùn)行頻率達(dá)1.2 GHz的ARM Cortex-A9 核心，且具備出色的圖形顯示能力和豐富的接口資源。 考慮到直接使用i.MX6D處理器設(shè)計(jì)電路需要使用8 層PCB 設(shè)計(jì)，且包括眾多高頻高速電路，其工藝要求高，成本也較高，因此，本系統(tǒng)中采用“i.MX6D 核心板+底板”模式進(jìn)行設(shè)計(jì)。 核心板集成了處理器和存儲(chǔ)器等核心資源，只需要根據(jù)所需功能設(shè)計(jì)相應(yīng)的外設(shè)電路即可，增加了系統(tǒng)的穩(wěn)定性和可維護(hù)性。 整個(gè)系統(tǒng)由控制部分、脈沖發(fā)生及采集部分、電源模塊三部分組成，系統(tǒng)硬件結(jié)構(gòu)框示意圖見圖2。

圖2 系統(tǒng)硬件結(jié)構(gòu)框示意圖

FPGA 內(nèi)部邏輯框示意圖見圖3。 圖3 中控制部分采用SPI 接口與脈沖發(fā)生及采集模塊進(jìn)行數(shù)據(jù)通信與交互，其中控制部分由freescale i.MXD 處理器及其外圍電阻組成，完成對(duì)整個(gè)系統(tǒng)的控制、交互、顯示和數(shù)據(jù)存儲(chǔ)等功能；脈沖發(fā)生及采集部分以Cyclone III FPGA 為核心，采用片上可編程系統(tǒng)，結(jié)合SOPC 系統(tǒng)與自定義邏輯實(shí)現(xiàn)FPGA 設(shè)計(jì)。 首先利用窄脈沖發(fā)生電路產(chǎn)生納秒級(jí)脈沖信號(hào)并輸入被測電纜，使用信號(hào)調(diào)理模塊和數(shù)據(jù)采集模塊分別對(duì)電纜中的入射和反射脈沖信號(hào)進(jìn)行處理和采集，采集到信號(hào)轉(zhuǎn)化為數(shù)字量由FPGA 數(shù)據(jù)采集模塊經(jīng)SPI 接口送入ARM 中進(jìn)行處理與顯示。 SOPC 系統(tǒng)完成FPGA 各個(gè)模塊初始化，同時(shí)能夠解析SPI通信模塊接收的來自ARM 的命令，控制其他模塊執(zhí)行相應(yīng)的動(dòng)作。

圖3 FPGA 內(nèi)部邏輯框示意圖

2.2 軟件總體設(shè)計(jì)

整個(gè)檢測系統(tǒng)的軟件主要由應(yīng)用層、驅(qū)動(dòng)層和FPGA 層程序等組成，軟件總體框示意圖見圖4。

圖4 軟件總體框示意圖

檢測系統(tǒng)控制部分ARM 核心板采用嵌入式Linux 系統(tǒng)，數(shù)據(jù)采集部分采用基于SOPC 的NiosⅡ程序設(shè)計(jì)。 上電啟動(dòng)后將自動(dòng)初始化系統(tǒng)硬件，并顯示人機(jī)界面程序。 應(yīng)用層完成系統(tǒng)的交互和測試相關(guān)參數(shù)的設(shè)置，用戶設(shè)置參數(shù)經(jīng)過驅(qū)動(dòng)層傳輸?shù)紽PGA 內(nèi)部，經(jīng)過程序解析命令后依據(jù)用戶所設(shè)置參數(shù)設(shè)置脈沖寬度和ADC 采樣率等。 FPGA 采集到的脈沖信號(hào)將數(shù)據(jù)采集 FIFO 寫滿后，通過GPIO 通知控制部分驅(qū)動(dòng)層，驅(qū)動(dòng)層接收信號(hào)后通過SPI 接口讀取FPGA 脈沖數(shù)據(jù)，并將數(shù)據(jù)發(fā)送到應(yīng)用層進(jìn)行脈沖波形顯示、數(shù)據(jù)存儲(chǔ)和處理及故障測距等。

3 主要硬件電路設(shè)計(jì)

3.1 窄脈沖發(fā)生電路

本工作中所設(shè)計(jì)的脈沖發(fā)生電路將數(shù)字邏輯與MOSFET 放大電路相結(jié)合，利用電容儲(chǔ)能式脈沖發(fā)生器原理產(chǎn)生寬度可調(diào)的納秒級(jí)窄脈沖信號(hào)［7-8］。

由于電纜存在損耗，輸出脈沖幅值太低時(shí)，反射脈沖幅值可能衰減到背景噪聲中導(dǎo)致無法分辨反射點(diǎn)位置，因此輸出脈沖幅值不能太低。 工程應(yīng)用中常使用負(fù)脈沖進(jìn)行電纜故障定位，因此，電路幅值為-5～-35 V 可調(diào)，用于滿足不同的測試場合。

脈沖發(fā)生模塊示意圖見圖5。 FPGA 發(fā)出寬度可調(diào)的脈沖信號(hào)，經(jīng)由柵極驅(qū)動(dòng)器放大后將脈沖信號(hào)的電壓幅值提高至系統(tǒng)電壓12 V，以此驅(qū)動(dòng)MOS FET 的通斷。 FPGA 同時(shí)產(chǎn)生高頻脈沖信號(hào)控制升壓整流模塊，用來產(chǎn)生所需的電壓幅值。 在MOS FET 的源極輸出低壓脈沖信號(hào)并經(jīng)過阻抗匹配電路傳輸?shù)酱郎y電纜。

圖5 脈沖產(chǎn)生模塊示意圖

脈沖寬度的調(diào)節(jié)利用FPGA 邏輯實(shí)現(xiàn)，邏輯框圖見圖6。 控制信號(hào)經(jīng)過30 個(gè)采樣時(shí)鐘延時(shí)后輸出，開始產(chǎn)生脈沖。 使用計(jì)數(shù)器和D 觸發(fā)器實(shí)現(xiàn)脈沖寬度調(diào)整，計(jì)數(shù)器依據(jù)脈寬數(shù)據(jù)引腳控制D 觸發(fā)器以產(chǎn)生不同寬度的脈沖信號(hào)。

圖6 脈沖輸出模塊示意圖

3.2 脈沖信號(hào)調(diào)理電路

脈沖入射和反射信號(hào)的調(diào)理是整個(gè)系統(tǒng)的關(guān)鍵部分，由于脈沖發(fā)生電路輸出的脈沖寬度窄頻率高，必須保證信號(hào)在調(diào)理采集過程中盡可能地減小失真變形。 脈沖信號(hào)調(diào)理部分電路主要由無源衰減、跟隨緩沖、程控放大和單端轉(zhuǎn)差分等4 個(gè)部分電路組成，脈沖信號(hào)調(diào)理電路結(jié)構(gòu)框圖見圖7。

圖7 脈沖信號(hào)調(diào)理電路示意圖

系統(tǒng)進(jìn)行電纜檢測時(shí)入射和反射脈沖信號(hào)的幅值比較高，可能達(dá)到35 V，如果將此信號(hào)直接輸入后續(xù)電路可能擊穿元器件，因此必須對(duì)信號(hào)進(jìn)行衰減。 由于檢測系統(tǒng)所使用脈沖信號(hào)頻帶較寬具有較多的高頻信號(hào)，在無源衰減電路中結(jié)合一般示波器探頭的衰減網(wǎng)絡(luò)設(shè)計(jì)原理［9］，利用電容進(jìn)行補(bǔ)償。

衰減電路使用的電阻阻值常為兆歐級(jí)，脈沖信號(hào)經(jīng)過無源電阻衰減電路后，電流很小，驅(qū)動(dòng)負(fù)載能力很低，因此，常在后續(xù)電路中加入跟隨緩沖電路，提高信號(hào)的驅(qū)動(dòng)能力。

不同脈沖幅值經(jīng)過衰減電路和跟隨緩沖電路后的幅值不同，為了使后續(xù)的A／D 轉(zhuǎn)換器（ADC）工作在合適范圍內(nèi)，需要對(duì)不同幅值的信號(hào)進(jìn)行不同倍數(shù)放大處理。

多數(shù)高性能ADC 都利用差分輸入來提高動(dòng)態(tài)范圍，抑制共模噪聲和干擾，同時(shí)利用平衡信號(hào)來提高總體性能。 因此，設(shè)計(jì)單端轉(zhuǎn)差分電路將輸入的單端信號(hào)轉(zhuǎn)換為差分信號(hào)以提高ADC 性能。

4 系統(tǒng)軟件設(shè)計(jì)

4.1 檢測系統(tǒng)NiosⅡ的應(yīng)用程序設(shè)計(jì)

SOPC 系統(tǒng)是整個(gè)系統(tǒng)FPGA 部分的核心，而NiosⅡ軟核處理器則為整個(gè)SOPC 系統(tǒng)的控制核心，用于處理并解析由檢測系統(tǒng)控制部分發(fā)出的命令，并控制相應(yīng)模塊做出動(dòng)作。

NiosⅡ軟件主程序設(shè)計(jì)流程圖見圖8。 系統(tǒng)上電后，首先對(duì)FGPA 中自定義邏輯模塊和各個(gè)IO 引腳進(jìn)行初始化。 初始化結(jié)束后啟動(dòng)定時(shí)器，定時(shí)器用于控制FPGA 外圍“心跳”指示燈。 其后進(jìn)入主程序循環(huán)，首先進(jìn)入SPI 接收數(shù)據(jù)讀取函數(shù)，用于讀取ARM 主機(jī)所發(fā)送的控制命令。 讀取到的命令經(jīng)過解析滿足自定義要求后，依據(jù)命令進(jìn)行相應(yīng)的參數(shù)設(shè)置，產(chǎn)生脈沖信號(hào)并進(jìn)行脈沖信號(hào)數(shù)據(jù)的采集，將所采集數(shù)據(jù)存入ADC 數(shù)據(jù)緩沖FIFO，F(xiàn)IFO 寫滿后將控制模塊的準(zhǔn)備發(fā)送標(biāo)志位置位，等待主機(jī)進(jìn)行SPI 數(shù)據(jù)讀取，數(shù)據(jù)讀取完成后，返回主循環(huán)進(jìn)行下次的采集。

圖8 NiosⅡ主程序流程圖

4.2 Linux 驅(qū)動(dòng)程序設(shè)計(jì)

Linux 系統(tǒng)中，用戶空間程序若要訪問或操作設(shè)備必須通過驅(qū)動(dòng)進(jìn)行，而無法直接與設(shè)備進(jìn)行交互。 應(yīng)用軟件若需要操控硬件，必須通過調(diào)用系統(tǒng)所提供的應(yīng)用編程接口（API）進(jìn)行。 一般情況下，處理器出廠時(shí)廠商會(huì)配備相應(yīng)的驅(qū)動(dòng)程序，但由于該電路為自行設(shè)計(jì)，為了使系統(tǒng)更好地配合硬件電路，需要對(duì)板子上相應(yīng)的外設(shè)設(shè)計(jì)驅(qū)動(dòng)程序。 本工作以用于ARM 與FPGA 進(jìn)行數(shù)據(jù)傳輸?shù)腟PI 驅(qū)動(dòng)為例進(jìn)行介紹。

在Linux 內(nèi)核中，對(duì)SPI 驅(qū)動(dòng)的軟件架構(gòu)進(jìn)行了合理的分層和抽象，將SPI 子系統(tǒng)分為三部分：SPI 控制器驅(qū)動(dòng)、SPI 核心、SPI 設(shè)備驅(qū)動(dòng)，SPI 子系統(tǒng)架構(gòu)示意圖如圖9 所示。

圖9 SPI 子系統(tǒng)架構(gòu)示意圖

SPI 控制器驅(qū)動(dòng)負(fù)責(zé)直接與具體的控制器硬件進(jìn)行交互，按時(shí)序要求將SPI 設(shè)備驅(qū)動(dòng)準(zhǔn)備好的數(shù)據(jù)發(fā)送給SPI 設(shè)備，同時(shí)向上層的SPI 設(shè)備驅(qū)動(dòng)傳送設(shè)備所接收到的數(shù)據(jù)，控制器驅(qū)動(dòng)常由處理器廠商提供；SPI 核心描述傳輸?shù)臄?shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)傳輸接口，降低SPI 設(shè)備驅(qū)動(dòng)和控制器驅(qū)動(dòng)的耦合程度；SPI 設(shè)備驅(qū)動(dòng)程序依據(jù)硬件設(shè)備功能和協(xié)議格式，完成SPI 設(shè)備的具體功能。 SPI 子系統(tǒng)中SPI 設(shè)備驅(qū)動(dòng)通常結(jié)合所使用的SPI 器件由設(shè)計(jì)者自行實(shí)現(xiàn)，考慮到SPI 通信必須要主機(jī)主動(dòng)讀取從機(jī)數(shù)據(jù)，因此，在本檢測系統(tǒng)的SPI 設(shè)備驅(qū)動(dòng)中加入GPIO中斷處理函數(shù)，用于FPGA 準(zhǔn)備好數(shù)據(jù)后通知ARM主機(jī)進(jìn)行讀取，SPI 設(shè)備驅(qū)動(dòng)實(shí)現(xiàn)流程示意圖見圖10。

圖10 SPI 設(shè)備驅(qū)動(dòng)實(shí)現(xiàn)流程示意圖

5 結(jié)束語

本工作分析了脈沖時(shí)域反射原理，結(jié)合嵌入式技術(shù)，設(shè)計(jì)了一套用于電纜故障測距的檢測系統(tǒng)。系統(tǒng)基于ARM 和FGPA 搭建，設(shè)計(jì)了脈沖發(fā)生、信號(hào)調(diào)理采集和SPI 通信等硬件電路和邏輯，完成了NiosⅡ程序以及外圍器件的Linux 設(shè)備驅(qū)動(dòng)編寫。實(shí)現(xiàn)了納秒級(jí)別的可調(diào)脈沖輸出、最高250 MHz 的信號(hào)數(shù)據(jù)采集以及電纜故障自動(dòng)測距等功能，并通過實(shí)際電纜試驗(yàn)驗(yàn)證了系統(tǒng)的可靠性。