試論現(xiàn)代電子裝聯(lián)工藝技術(shù)研究發(fā)展趨勢

周靜

（西安福華力能電源有限公司，陜西 西安 710000）

0 引言

電子裝聯(lián)工藝技術(shù)可以有效對國家科技發(fā)展水平有所衡量，其屬于電子信息產(chǎn)業(yè)的重要技術(shù)內(nèi)容，對于國家的綜合實(shí)力有重要影響，可以避免技術(shù)“卡脖子”的情況，發(fā)展關(guān)鍵技術(shù)，可以促進(jìn)國家各領(lǐng)域精進(jìn)。隨著信息技術(shù)的進(jìn)步，公眾對于電子產(chǎn)品的要求在不斷提高，消費(fèi)者更加青睞微型化、高性能的產(chǎn)品，元器件制造得越來越小，工藝技術(shù)在不斷進(jìn)步，并形成平行的生產(chǎn)鏈體系，電子裝聯(lián)工藝技術(shù)從SMT向后SMT發(fā)展，適應(yīng)分子生物學(xué)進(jìn)程。

1 目前電子裝聯(lián)的發(fā)展水平

既有方式施行基板與電子元器件分開制造的程序，并通過SMT技術(shù)將二者進(jìn)行組裝與安裝，隨著科學(xué)技術(shù)的發(fā)展，無法適應(yīng)微型化發(fā)展，對于更高性能的追求存在乏力現(xiàn)象，電子安裝逐漸字SMT向后SMT發(fā)展。電子產(chǎn)品的進(jìn)步方向是高性能，并追求輕薄，便捷的超小型電子設(shè)備的需求量在不斷增加，需要采取元器件復(fù)合化的形式進(jìn)行安裝，或者采用三維封裝方式[1]。電子產(chǎn)品的更新是3D組裝的驅(qū)動(dòng)力，隨著5G技術(shù)的成熟與廣泛應(yīng)用，智能手機(jī)的功能越來越豐富，需要在滿足手機(jī)高性能的同時(shí)，保證手機(jī)的輕薄，手機(jī)廠商與消費(fèi)者對于手機(jī)種類的要求也在提高，裝聯(lián)技術(shù)采用芯片堆疊封裝（SDP）技術(shù)等，三維安裝技術(shù)已經(jīng)成熟應(yīng)用，如圖1所示。

為滿足超小型元器件的定位與安裝，定位的技術(shù)在不斷發(fā)展，實(shí)現(xiàn)更加精準(zhǔn)的定位需求，Panasonic公司設(shè)計(jì)并開發(fā)的APC系統(tǒng)，能夠可靠的將工序造成的焊盤位置不準(zhǔn)確操作產(chǎn)生的再流焊接不良進(jìn)行避免，防止焊接缺陷的產(chǎn)生。這種技術(shù)是SMT技術(shù)的升級與發(fā)展，對電子元器件、封裝相關(guān)環(huán)節(jié)而言有著至關(guān)重要的作用，從垂直的生產(chǎn)機(jī)制轉(zhuǎn)變發(fā)展為平行的生產(chǎn)機(jī)制，構(gòu)建出前后制約彼此的模式，工藝路線進(jìn)行適當(dāng)調(diào)整，保證生產(chǎn)鏈的有序運(yùn)行。

2 電子裝聯(lián)技術(shù)在我國的發(fā)展現(xiàn)狀

以往電子產(chǎn)品組裝的方式為SMT技術(shù)流程，但是隨著公眾對于電子產(chǎn)品更高的要求，由于對性能與便捷的需求，為了滿足消費(fèi)者的需求，并適應(yīng)市場的變化，我國電子裝聯(lián)工藝技術(shù)已經(jīng)提供技水準(zhǔn)，增強(qiáng)自身技術(shù)提高。我國的電子裝聯(lián)工藝技術(shù)經(jīng)發(fā)展較快，現(xiàn)階段已經(jīng)形成混合組裝技術(shù)，并已經(jīng)發(fā)展出后SMT技術(shù)工藝。我國的THT電子裝聯(lián)工藝技術(shù)，屬于常規(guī)的技術(shù)，主要是在焊盤中采用鉆插裝孔形式，并將電子元器件的引線插入，之后開展焊接操作，保證相關(guān)元器件和焊盤的連接，THT電子裝聯(lián)工藝技術(shù)多數(shù)情況下運(yùn)用在大功率且體形較大的電子元器件組裝中[2]。國內(nèi)運(yùn)用SMT電子裝聯(lián)工藝技術(shù)，這種技術(shù)屬于表面貼裝技術(shù)，主要是指將貼裝的元器件平貼在焊盤，并焊接在其表面，保證焊盤和不同元器件的連接術(shù)，其可靠性較強(qiáng)，在此之后形成后SMT電子裝聯(lián)工藝技術(shù)，成為現(xiàn)階段常用電子裝聯(lián)工藝技術(shù)。

3 電子裝聯(lián)技術(shù)發(fā)展的重要性

3.1 電子裝備日趨小型化

電子裝備逐漸超小型，需要施行高密度組裝，研究中將高速數(shù)據(jù)傳輸設(shè)備作為案例，此設(shè)備運(yùn)用的封裝手段是ECL技術(shù)，IC選取的為PLCC，引腳的距離達(dá)到0.3mm的QFP為可編程門陣列器件。由于ECL的電流相對較大，會(huì)造成器件的溫度較高，其表層高達(dá)70℃，可以采用芯片裝技術(shù)實(shí)現(xiàn)布局，針對四層印制板實(shí)現(xiàn)分散熱量的目的，而且對互聯(lián)線長度進(jìn)行優(yōu)化，信號避免出現(xiàn)延遲情況，數(shù)據(jù)實(shí)現(xiàn)更加高效率的傳輸，設(shè)備可以有序運(yùn)作。處于某高放輸入單元之內(nèi)，最初采用的手段是使分立器件連接，并放置在屏蔽盒之內(nèi)，這樣便可以構(gòu)建出更多的互聯(lián)點(diǎn)，有效提高了器件的可靠性。在此條件下通過CSP技術(shù)對外形體積進(jìn)行壓縮，保證提高性能的目標(biāo)。通過對某信息傳輸與控制部分進(jìn)行分析，電路的總體固定范圍為150×150×150m，主要的目的維持對信息傳輸與控制設(shè)備進(jìn)行有效控制，包括體積與重量，但是常規(guī)的電氣互聯(lián)技術(shù)無法實(shí)現(xiàn)這一目標(biāo)，可能形成4倍的范圍，對于這種現(xiàn)象應(yīng)該采用MCM技術(shù)，保證可以實(shí)現(xiàn)相關(guān)指標(biāo)要求。某RF功率放大器需要采用多芯片系統(tǒng)，并通過組裝技術(shù)保障其小型化，并較好的控制重量，并需要保證發(fā)射功率不受到影響，不可以降低發(fā)射效率，需要運(yùn)作穩(wěn)定[3]。

關(guān)于立體組裝工藝，板級電路屬于立體組裝、其中三位組裝屬于較為新穎的技術(shù)，其技術(shù)的基礎(chǔ)是二維平面，并處于三維空間的疊加，實(shí)現(xiàn)立體電路結(jié)構(gòu)組裝，三維組裝電路的優(yōu)勢較為明顯，與二位組裝而言，其重量得到有效控制，而且空間利用率更高，對于電路干擾進(jìn)行高度優(yōu)化，提高了信號傳輸速度。

3.2 電子裝備日趨高可靠性

隨著科學(xué)技術(shù)的不斷發(fā)展，電子工業(yè)的發(fā)展速度越來越快，電子裝備逐漸向高可靠性的方向發(fā)展，應(yīng)該對電子裝聯(lián)技術(shù)進(jìn)行關(guān)注。電子裝聯(lián)技術(shù)的運(yùn)用主要是指在電子設(shè)備呃逆進(jìn)行電氣連通，在電、溫度相關(guān)效應(yīng)與環(huán)境介質(zhì)內(nèi)實(shí)現(xiàn)兩點(diǎn)或多點(diǎn)的連通，屬于借助電子、光電子器件相關(guān)零部件處于電磁介質(zhì)中通過有效布局布線進(jìn)行定制，形成電氣模型，屬于工程制造技術(shù)?；趪鴥?nèi)電子裝聯(lián)技術(shù)，可以將焊點(diǎn)視為電氣互連技術(shù)支持，國內(nèi)的電子產(chǎn)品對于高密度組裝技術(shù)合格率要求較高，但以往的電子裝聯(lián)技術(shù)無法實(shí)現(xiàn)這一目標(biāo)，需要采用新的電子裝聯(lián)工藝，保證電子裝備更加可靠。

4 現(xiàn)代電子裝聯(lián)工藝技術(shù)研究發(fā)展趨勢

目前電子裝聯(lián)工藝的發(fā)展可以支持間距為0.3mm的CSPs芯片的應(yīng)用，今后的發(fā)展將以更加微小的元器件進(jìn)行應(yīng)用，在穿孔安裝至表面安裝工藝的發(fā)展中，這些工藝將逐步推出裝聯(lián)工藝，在技術(shù)的發(fā)展中，電子產(chǎn)品的組裝技術(shù)將實(shí)現(xiàn)高微精發(fā)展。會(huì)逐漸發(fā)展與成熟的自組裝技術(shù)[4]。

4.1 借助自然原理

在生產(chǎn)過程中應(yīng)該自然原理，在自然界之中有高度復(fù)雜的物質(zhì)對象，物質(zhì)本身持續(xù)的進(jìn)行耦合無數(shù)同樣的元素來形成自身，其中DNA雙螺旋線作為生物學(xué)的自組裝系統(tǒng)的實(shí)際案例，其結(jié)構(gòu)在熱動(dòng)力學(xué)平衡中不是依賴共價(jià)化學(xué)鍵進(jìn)行結(jié)合。這些結(jié)構(gòu)容易受到機(jī)械力影響，但是可以進(jìn)行持續(xù)的修復(fù)與自我調(diào)整，并且可以借助每個(gè)顆粒的屬性來構(gòu)建，其中涵蓋表面張力以及分子間的耦合力。合成技術(shù)方面的自組裝工藝技術(shù)需要對一定條件中實(shí)現(xiàn)過程控制，才可以得到需要的結(jié)構(gòu)或者屬性，這些條件涵蓋分子、壓力等。半導(dǎo)體設(shè)備等可以小到毫微級，世界范圍內(nèi)對這方面進(jìn)行研究的組織包括：美國加州大學(xué)伯克利分校、德國DFG研究中心等。

4.2 封裝差距

在半導(dǎo)體尺寸小到毫微級，根據(jù)機(jī)械組裝的技術(shù)將無法有效適應(yīng)，美國學(xué)者D.O Popa指出“微型和中間規(guī)模的組裝”的“封裝差距”，如果按照摩爾定律開展工作，將可能出現(xiàn)組裝問題，其認(rèn)為對于電子元器件的封裝在系統(tǒng)制造中的成本占比較高，其認(rèn)為現(xiàn)階段的組裝環(huán)節(jié)與其今后的發(fā)展?jié)摿?，?yīng)該設(shè)置分類等級，采用現(xiàn)階段的組裝設(shè)備定位中等元器件比較簡單，但是對于微小的元器件難度極大，測量的精準(zhǔn)度將會(huì)降低，每次僅僅可以貼裝一個(gè)元器件，其物理方面的解釋是摩擦力與地心引力，如果元器件比較小的情況下，元器件持續(xù)縮小，應(yīng)該使用靜電學(xué)等對微小元器件進(jìn)行處理。對于元器件的串行處理難度較大，在微米級別元器件組裝中，無法使用機(jī)械工具進(jìn)行定位，極小分子之間的作用力使其失效。

4.3 并行貼裝取代串行貼裝

現(xiàn)階段，采用并行貼裝技術(shù)，借助移動(dòng)的方式使預(yù)先構(gòu)建的薄膜圖形轉(zhuǎn)至基板，通過類似印刷的形式并行制造電路。在對中型元器件處理時(shí)，將其放置在基板之中，并將互連后移離基板，在液體的幫助下，基于擴(kuò)散原理能夠使元器件放置在平臺中，能夠保證元器件到達(dá)最終位置。美國的學(xué)者 Adalytix將元器件放置目標(biāo)位置采用方法是借助微流體力學(xué)，通過初步定位方式，因?yàn)檫@種手段的有較高的并行度，因此會(huì)造成較高生產(chǎn)量。并行定位元器件的相關(guān)理論涵蓋磁學(xué)等，在對元器件進(jìn)行定位過程中，其過程與手段較為復(fù)雜，并且需要相互配合的工藝技術(shù)。上述設(shè)想可以在流動(dòng)性條件下開展，Alien公司設(shè)計(jì)出流動(dòng)式自組裝技術(shù)，并在RFID標(biāo)簽制造中有效運(yùn)用，實(shí)現(xiàn)了大批量、高速的制作，并且保證了合理的成本，該技術(shù)將初步定位過程與最終定位進(jìn)行結(jié)合，借助溶液清洗基板上需要的IC，使其成為最低能態(tài)，表示預(yù)置位置空穴[5]。

4.4 元器件與基板之間的表面能

降低基板焊凸點(diǎn)間的表面能屬于定位元器件的一種方式，此種手段協(xié)議將焊凸點(diǎn)加熱至比熔點(diǎn)高的溫度。借助組裝的輕微振動(dòng)能夠?qū)Σ徽_的定位情況進(jìn)行調(diào)整，通過振動(dòng)保證元器件離開不正確的位置，可以準(zhǔn)確的再次定位。此技術(shù)無法在元器件定位中提供選擇性。哈佛大學(xué)的研究人員對技術(shù)研究中，與明尼蘇達(dá)大學(xué)的相關(guān)學(xué)學(xué)者討論出自組裝混合光電技術(shù)，并將將電場當(dāng)作定向力進(jìn)行分析。劍橋大學(xué)在實(shí)驗(yàn)與研究中采用磁場，即便依舊無法提供可選擇性，可是元器件能可以被移動(dòng)其需要的最后位置，而且分子識別這種屬于可選擇性方法逐漸被圣地亞哥大學(xué)學(xué)者所研究，今后的發(fā)展與研究將不斷深入。將元器件定位到其最終目的位置，以及對準(zhǔn)的過程是極為復(fù)雜的，需要更加復(fù)雜與高度精準(zhǔn)的工藝技術(shù)。

5 結(jié)束語

現(xiàn)代電子裝聯(lián)技術(shù)今后的發(fā)展可考慮高密度與新型元器件組裝技術(shù)等，今后的電子裝聯(lián)技術(shù)將更加復(fù)雜化，逐漸發(fā)展為復(fù)合化，現(xiàn)階段的封裝技術(shù)有待提升，但現(xiàn)代化先進(jìn)裝聯(lián)技術(shù)屬于行業(yè)的發(fā)展趨勢，需要更多科學(xué)技術(shù)研發(fā)者的不斷努力，有著廣闊的發(fā)展前景。