質(zhì)子輻照下4T CMOS圖像傳感器滿阱容量退化模擬研究

楊 勰， 王祖軍， 尚愛國， 霍勇剛， 薛院院， 賈同軒， 焦仟麗

(1. 西安高科技研究所， 西安 710025； 2. 強(qiáng)脈沖輻射環(huán)境模擬與效應(yīng)國家重點(diǎn)實(shí)驗(yàn)室， 西安 710024； 3. 湘潭大學(xué) 材料科學(xué)與工程學(xué)院， 湘潭 411105)

目前，主流的可見光固態(tài)圖像傳感器有電荷耦合器件(charge couple device，CCD)和互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal oxide semiconductor， CMOS)圖像傳感器2種。與CCD相比，CMOS圖像傳感器具有功耗低、集成度高和價(jià)格低等優(yōu)點(diǎn)[1-5]。近些年隨著背照式和堆棧式等新型CMOS圖像傳感器技術(shù)的進(jìn)步，CMOS圖像傳感器將成為星敏感器、太陽敏感器和空間遙感等光學(xué)成像系統(tǒng)中不可替代的核心器件[1-6]。然而在未來星際空間的探索中，器件面臨惡劣的輻射環(huán)境，可能會(huì)造成器件短暫性或永久性輻照損傷，甚至使CMOS圖像傳感器功能失效，這將嚴(yán)重影響到航天器的成像性能[1-2]。

國內(nèi)外均開展了CMOS圖像傳感器質(zhì)子輻照損傷相關(guān)研究，但主要以實(shí)驗(yàn)研究為主，仿真模擬研究開展較少，且大部分研究集中在暗電流、圖像噪聲、暗電流非均勻性、飽和輸出和轉(zhuǎn)化增益等參數(shù)隨質(zhì)子輻照注量變化規(guī)律方面[5-9]，對圖像傳感器滿阱容量性能退化及抗輻射設(shè)計(jì)研究較少。滿阱容量是指能夠存儲(chǔ)在PPD內(nèi)的最大電荷量，滿阱容量下降會(huì)導(dǎo)致圖像傳感器的動(dòng)態(tài)范圍、信噪比及靈敏度等性能退化[10]。然而，已開展的輻照實(shí)驗(yàn)并未揭示質(zhì)子輻照導(dǎo)致圖像傳感器滿阱容量下降機(jī)理。與實(shí)驗(yàn)相比，理論模擬可直觀揭示質(zhì)子輻照下滿阱容量與像素內(nèi)部結(jié)構(gòu)及工藝參數(shù)的關(guān)聯(lián)，在CMOS圖像傳感器輻射損傷評估及抗輻射加固技術(shù)方面具有獨(dú)特的優(yōu)勢。

為揭示質(zhì)子輻照導(dǎo)致CMOS圖像傳感器滿阱容量退化規(guī)律，深入分析圖像傳感器質(zhì)子輻照損傷機(jī)理，本文以4T CMOS圖像傳感器為研究對象，開展了不同注量質(zhì)子輻照導(dǎo)致滿阱容量退化模擬研究，分析了輻照導(dǎo)致滿阱容量退化機(jī)理，并結(jié)合像素內(nèi)部結(jié)構(gòu)提出了抗質(zhì)子輻照設(shè)計(jì)方案。

1 理論模擬

1.1 器件模型構(gòu)建

4T CMOS圖像傳感器像素單元的器件模型由淺溝槽隔離區(qū)(shallow trench isolation，STI)、P+型重?fù)诫s注入層、N型注入層、傳輸柵(transfer gate，TG)、傳輸柵閾值調(diào)節(jié)注入層、防穿通注入層(anti-punch-through，APT)、浮置節(jié)點(diǎn)(floating diffusion，F(xiàn)D)、復(fù)位管RTS、復(fù)位管閾值調(diào)節(jié)注入層、P阱注入層、電源電壓VDD和硅基底等區(qū)域構(gòu)成。4T CMOS圖像傳感器像素單元摻雜分布如圖1所示。

圖1 4T CMOS圖像傳感器像素單元摻雜分布圖Fig.1 Doped pattern of 4T CMOS image sensor pixel element

1.2 物理模型構(gòu)建

在電場和電勢的驅(qū)使下使得電子和空穴發(fā)生漂移-擴(kuò)散運(yùn)動(dòng)，導(dǎo)致器件內(nèi)部原本平衡狀態(tài)發(fā)生改變，進(jìn)而影響器件相關(guān)性能參數(shù)。器件內(nèi)部電子-空穴輸運(yùn)可由基于Poisson方程和載流子連續(xù)性方程的輸運(yùn)方程描述：

(1)

(2)

(3)

其中，φ為電勢；εr，ε0分別為相對介電常數(shù)和真空介電常數(shù)；np，ne分別為空穴與電子密度；e為電子所帶的電荷量；NA，ND分別為受主和施主摻雜濃度；Je，Jp分別為電子和空穴的電流密度；Ge，Gp分別為總劑量引起的電子和空穴的產(chǎn)生率；Ue，Up分別為電子和空穴的復(fù)合率。

質(zhì)子輻照會(huì)產(chǎn)生電離和位移損傷，電離損傷主要在SiO2和STI淺溝槽隔離區(qū)中產(chǎn)生氧化物陷阱電荷，在Si-SiO2界面處產(chǎn)生界面態(tài)，位移損傷主要在體硅中產(chǎn)生體缺陷[13]。在仿真中電離損傷是利用總劑量輻射模型來等效質(zhì)子輻射在輻射敏感區(qū)產(chǎn)生電子-空穴對，該模型中電子-空穴對的產(chǎn)生率可表示為[14-15]

(4)

(5)

位移損傷是利用缺陷模型來模擬質(zhì)子輻照在器件中產(chǎn)生的體缺陷，表1列出了能量為10 MeV，注量為5×109cm-2質(zhì)子輻照時(shí)，產(chǎn)生缺陷的種類、能級和密度。模型中缺陷類型、能級位置和缺陷濃度，通過改變?nèi)毕莸碾姾蔂顟B(tài)、濃度及載流子俘獲截面，利用Shockley-Read-Hall(SRH)復(fù)合模型來表示缺陷對載流子復(fù)合的影響， SRH復(fù)合模型可表示為

(6)

其中，ni為本征載流子濃度；τe，τp為電子和空穴的平均壽命。

表1 能量為10 MeV，注量為5×109 cm-2的質(zhì)子輻照時(shí)，產(chǎn)生的缺陷類型、能級和密度[16]Tab.1 Defect parameters after 10 MeV protonirradiation with the fluence of 5×109 cm-2

2 結(jié)果討論與分析

像素的滿阱容量(full well capacity，F(xiàn)WC)是指耗盡層在積分時(shí)間足夠長時(shí)收集到的最大光生電子數(shù)。滿阱容量主要受光電二極管(PPD)電容、TG溝道勢壘及浮置節(jié)點(diǎn)(FD)與襯底形成的耗盡層的影響。

2.1 PPD電容退化分析

通過分析不同注量質(zhì)子輻照對PPD電容以及耗盡層N區(qū)電勢的影響，可揭示輻照導(dǎo)致滿阱容量退化機(jī)理。滿阱容量與PPD電容的關(guān)系可以表示為[17]

KFWC=(Vpin-VB)×CPPD

(7)

其中，KFWC為滿阱容量；Vpin為TG開啟時(shí)PPD溝道N區(qū)所能達(dá)到的最高電勢；VB為TG關(guān)閉后PPD溝道N區(qū)所能達(dá)到的最低電勢；CPPD為PPD電容。

耗盡層N區(qū)電壓很難在實(shí)驗(yàn)中測得，但是在模擬研究中不僅可以直觀的觀察到輻照前后電勢變化，而且可以精準(zhǔn)獲得耗盡層N區(qū)電勢。圖2為能量為10 MeV，不同注量質(zhì)子輻照時(shí)，沿A1B1處TG開啟前后電勢分布。

圖2 能量為10 MeV，不同注量質(zhì)子輻照時(shí)，沿A1B1切線處Vpin和VB電勢分布Fig.2 Vpin and VB potential distributions alongA1B1 at different fluences of 10 MeV

由圖2可見，Vpin與VB基本不發(fā)生變化，表明質(zhì)子輻照對Vpin與VB的影響可以忽略，這與文獻(xiàn)[18]結(jié)果相吻合；滿阱容量主要受CPPD的影響，下面分析質(zhì)子輻照對CPPD的影響。

PPD電容由勢壘電容和擴(kuò)散電容組成，其中，擴(kuò)散電容只有PPD在外加正向偏壓時(shí)才存在，但CMOS圖像傳感器在工作過程中，PPD無外加偏壓，所以PPD電容只由勢壘電容構(gòu)成，等效為一個(gè)平行板電容，可表示為

(8)

其中，A為PPD底面面積；ε0為硅的絕對介電常數(shù)，值為8.85×10-14F·cm-1；εr為硅的相對介電常數(shù)，值為11.9；XD為耗盡層寬度。

圖3為質(zhì)子輻照前后耗盡層展寬模擬結(jié)果。由圖3可見，隨著質(zhì)子注量的增加，PPD耗盡層寬度隨之增加。這有2方面原因，一是輻照導(dǎo)致界面陷阱密度增大，造成埋溝型PPD光電二極管中的P型重?fù)诫s有效濃度的降低，使得重?fù)诫s功能失效；二是輻射誘導(dǎo)產(chǎn)生的正氧化物陷阱電荷會(huì)在界面處產(chǎn)生一個(gè)額外的電場。這2種因素共同作用導(dǎo)致耗盡層寬度變寬。XD增大導(dǎo)致PPD電容CPPD變小，隨著輻照質(zhì)子注量的增大，在SiO2和STI淺溝槽隔離區(qū)中產(chǎn)生的氧化物陷阱電荷則越多，加劇了耗盡層展寬，導(dǎo)致滿阱容量的退化。

(a) Before irradiation

2.2 TG溝道勢壘退化分析

TG溝道是PPD耗盡層累積的光生電子被FD節(jié)點(diǎn)收集所經(jīng)的途徑，勢壘的高度影響著電荷的轉(zhuǎn)移效率。質(zhì)子輻照器件后，在傳輸柵TG下的氧化層中產(chǎn)生氧化物陷阱電荷，氧化物陷阱電荷帶正電，會(huì)在TG溝道的Si-SiO2界面處產(chǎn)生感應(yīng)負(fù)電荷，使該區(qū)域中的電子濃度上升，導(dǎo)致TG溝道勢壘下降。原本PPD耗盡層電勢低于TG溝道勢壘，載流子在TG開啟前無法穿越勢壘而在耗盡層中累積。由于TG溝道勢壘下降，使PPD耗盡層部分區(qū)域電勢高于TG溝道勢壘，載流子在TG開啟前就穿越勢壘區(qū)到達(dá)FD節(jié)點(diǎn)，形成漏電流。為了更好理解質(zhì)子輻照損傷機(jī)理，圖4為質(zhì)子輻照前后，TG溝道勢壘對滿阱容量影響機(jī)制。

(a) Before irradiation

能量為10 MeV，不同注量質(zhì)子輻照下，y=0.01 μm切線處的電勢分布如圖5所示。由圖5可見，TG溝道勢壘隨質(zhì)子注量的增加而減小，將導(dǎo)致PPD內(nèi)電子提前泄漏到FD中，使PPD耗盡層始終無法達(dá)到飽和狀態(tài)，造成滿阱容量下降。

圖5 能量為10 MeV，不同注量質(zhì)子輻照下， y=0.01 μm切線處的電勢分布Fig.5 Potential distributions at the tangent of y=0.01 μmwith 10 MeV at different fluences

2.3 FD與襯底形成的耗盡層分析

4T CMOS圖像傳感器的PPD耗盡層與FD節(jié)點(diǎn)之間是硅襯底，之間的距離為TG傳輸管的柵長。由于FD節(jié)點(diǎn)和襯底中的摻雜類型和濃度不同，在FD節(jié)點(diǎn)與襯底之間形成了一定寬度的耗盡層。當(dāng)質(zhì)子輻照器件后，耗盡層寬度展寬，使得PPD靠近FD節(jié)點(diǎn)一側(cè)處在FD與襯底形成的耗盡層內(nèi)，導(dǎo)致靠近FD節(jié)點(diǎn)這一側(cè)累積的光生電子在電場作用下漂移到FD中，同時(shí)還可能存在由擴(kuò)散引起的自PPD流向襯底的PN結(jié)反向電流。圖6為質(zhì)子輻照前后，TG開啟前FD節(jié)點(diǎn)與襯底之間耗盡層展寬模擬結(jié)果。

(a) Before irradiation

質(zhì)子輻照導(dǎo)致FD與襯底形成的耗盡層展寬，提前產(chǎn)生由PPD流向FD中的漂移-擴(kuò)散電流，使PPD耗盡層始終無法達(dá)到飽和狀態(tài)，造成滿阱容量下降。

3 抗輻射設(shè)計(jì)方案

CMOS圖像傳感器抗質(zhì)子輻射設(shè)計(jì)主要結(jié)合像素內(nèi)部結(jié)構(gòu)和工藝參數(shù)進(jìn)行優(yōu)化，從PPD電容、TG溝道勢壘及FD與襯底形成的耗盡層優(yōu)化設(shè)計(jì)3個(gè)方面展開。

3.1 PPD電容優(yōu)化

第2節(jié)研究表明，質(zhì)子輻照會(huì)造成PPD耗盡層展寬，使PPD電容下降，滿阱容量退化。為了避免質(zhì)子輻照在SiO2和STI淺溝槽隔離區(qū)中產(chǎn)生的氧化物陷阱電荷對PPD耗盡層產(chǎn)生影響，有2種方案可以進(jìn)行優(yōu)化：第一種方案是增大PPD中的P+鉗位層摻雜濃度；第二種方案是增大P+鉗位層摻雜的結(jié)深。

質(zhì)子輻照注量為1×1011cm-2，P+鉗位層摻雜濃度為2.3×1017，4.6×1017，2.3×1018，2.3×1019cm-3時(shí)，PPD耗盡層展寬模擬結(jié)果如圖7所示。

(a) 2.3×1017 cm-3

由圖7可見，隨著P型摻雜濃度的增加，PPD耗盡層展寬逐漸減小，表明增加P+鉗位層摻雜濃度可有效減小質(zhì)子輻照對CMOS圖像傳感器PPD電容的影響，當(dāng)P+層摻雜濃度超過N型區(qū)域摻雜濃度(1016cm-3量級)2個(gè)數(shù)量級時(shí)，PPD電容基本不受輻照影響。P+層摻雜濃度不能過大，高濃度的P+摻雜會(huì)使得該層與傳輸管的接觸區(qū)域P型濃度過高，嚴(yán)重影響傳輸管開啟時(shí)電子轉(zhuǎn)移通道的形成，或造成局部通路提前夾斷[19]。

質(zhì)子輻照注量為1×1011cm-2，摻雜結(jié)深分別為0.01，0.02，0.04，0.05 μm時(shí)，PPD耗盡層展寬模擬結(jié)果如圖8所示。

由圖8可見，隨著P型摻雜結(jié)深的增加，PPD耗盡層展寬逐漸減小。表明增大P型摻雜結(jié)深可有效減小質(zhì)子輻照對CMOS圖像傳感器PPD電容的影響，提高圖像傳感器抗質(zhì)子輻照能力。結(jié)深過深會(huì)導(dǎo)致N-PD與P-PD形成的耗盡層向下移動(dòng)，降低短波長光生電子的收集效率。

(a) 0.01 μm

3.2 TG溝道勢壘優(yōu)化

在TG溝道中，工藝的偏差和結(jié)晶缺陷重金屬污染會(huì)產(chǎn)生阻礙電子轉(zhuǎn)移的勢阱或者勢壘，尤其是靠近PPD一側(cè)區(qū)域是輻射敏感區(qū)，PPD中N型區(qū)域的擴(kuò)散會(huì)導(dǎo)致TG溝道閾值電壓變低，很容易形成電子勢阱，質(zhì)子輻照會(huì)加劇勢阱深度影響電子的傳輸。為了消除勢阱的影響，通過引入非均勻傳輸溝道的設(shè)計(jì)，在該區(qū)域增加1次P型摻雜來消除上述N型區(qū)域的影響。

P型摻雜的位置非常重要，只有根據(jù)PPD中N型摻雜的擴(kuò)散情況來選擇合適的P型摻雜位置才能夠消除TG溝道下的電子勢阱。質(zhì)子輻照注量為1×1011cm-2，摻雜長度LP分別為0，0.4，0.6，0.8 μm時(shí)，TG溝道電勢分布如圖9所示，電勢沿著AB路徑的分布變化關(guān)系如圖10所示。由圖9和圖10可見，P型摻雜長度選擇不合理，會(huì)導(dǎo)致勢阱的產(chǎn)生。因此，本文LP取0.6 μm。

(a) 0 μm

圖10 不同P型摻雜長度下，沿切線AB處電勢分布Fig.10 Potential distribution along tangent ABat different P doped lengths

3.3 FD與襯底形成耗盡層優(yōu)化

質(zhì)子輻照下FD與襯底耗盡層展寬，使得PPD靠近FD節(jié)點(diǎn)一側(cè)累積的光生電子在電場的作用下做漂移運(yùn)動(dòng)流向FD，導(dǎo)致光生電子在曝光期間提前泄漏，滿阱容量下降。根據(jù)半導(dǎo)體物理理論，PN結(jié)P區(qū)和N區(qū)的耗盡層寬度可表示為[20]

(9)

(10)

其中，WDP為P區(qū)耗盡層寬度；WDN為N區(qū)耗盡層寬度；VD為PN結(jié)內(nèi)建電勢，一般在0.6～ 0.9 V之間，本文取0.75 V；V為PN結(jié)兩端的電勢差，正向時(shí)V>0，反向時(shí)V<0，本文取-2；ND為施主摻雜濃度；NA為受主摻雜濃度。由式(9)和式(10)，可得P區(qū)耗盡層寬度WDP=2.56 μm。FD與PPD之間的距離即TG傳輸管的柵長為300 nm，說明PPD靠近FD一側(cè)絕大多數(shù)區(qū)域?qū)⑻幱贔D與襯底形成的耗盡層之中，可能導(dǎo)致TG傳輸柵開啟前，PPD內(nèi)的電子提前泄漏到FD中。

為避免PPD中產(chǎn)生的光生電子受到FD與襯底形成的耗盡層的影響，4T CMOS圖像傳感器通常會(huì)引入防貫穿注入層(APT)。通過計(jì)算，當(dāng)APT層摻雜濃度為1×1017cm-3量級時(shí)，可使WDP變?yōu)樵瓉淼?0%。由于非均勻摻雜的引入，需要對APT層的注入位置進(jìn)行優(yōu)化。APT的左邊界距TG右邊界距離為0.1，0.2，0.3 μm時(shí)，TG溝道電荷的轉(zhuǎn)移分布如圖11所示。由圖11可見，APT層可以防止光生電荷的提前泄漏，但不可避免會(huì)阻礙光生電荷的轉(zhuǎn)移，增大APT層的寬度雖然增強(qiáng)了隔離效果，但降低了電子轉(zhuǎn)移效率，所以需在選擇較好的隔離效果與較高的電荷轉(zhuǎn)移之間進(jìn)行平衡。

(a) 0.1 μm

4 結(jié)論

本文以4T CMOS圖像傳感器為研究對象，開展了10 MeV不同注量質(zhì)子輻照損傷模擬研究，分析了不同注量質(zhì)子輻照對光電二極管(PPD)電容、TG溝道勢壘以及浮置節(jié)點(diǎn)(FD)與襯底形成的耗盡層的影響，揭示了質(zhì)子輻照對滿阱容量的損傷機(jī)制。在輻照損傷機(jī)理分析的基礎(chǔ)上，對3個(gè)敏感區(qū)域進(jìn)行優(yōu)化設(shè)計(jì)，有效提高了滿阱容量抗質(zhì)子輻照能力。研究結(jié)果表明，質(zhì)子輻照會(huì)導(dǎo)致PPD耗盡層展寬，使PPD電容下降；質(zhì)子輻照在氧化層中產(chǎn)生正氧化物陷阱電荷，使TG傳輸門溝道的Si-SiO2界面處產(chǎn)生感應(yīng)負(fù)電荷，導(dǎo)致TG溝道勢壘下降，同時(shí)造成FD與襯底之間的耗盡層展寬，導(dǎo)致PPD內(nèi)光生電荷提前泄漏，滿阱容量下降。通過合理增加P+層摻雜濃度和結(jié)深、在TG溝道增加1次P型摻雜并優(yōu)化其位置及優(yōu)化APT隔離層寬度可有效提高4T CMOS圖像傳感器滿阱容量抗質(zhì)子輻照能力。