基于TMS320DM8127的雙路視頻壓縮傳輸終端系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

張力鋒，王濤

（1.陸裝駐西安地區(qū)第七軍代室，陜西西安710065；2.西安電子科技大學(xué)，陜西西安710071）

視頻信息具有的直觀、準(zhǔn)確、高效等優(yōu)點(diǎn)人們有目共睹。但是視頻信息數(shù)據(jù)量過(guò)大，視頻圖像帶來(lái)的高數(shù)據(jù)量問(wèn)題已然成為視頻實(shí)時(shí)播放和存儲(chǔ)的一個(gè)瓶頸。而隨著人們對(duì)高清視頻的需求日益增長(zhǎng)，高清視頻帶來(lái)的數(shù)據(jù)量更為龐大，高清視頻的發(fā)展受限于信道帶寬和存儲(chǔ)器容量，僅僅依靠擴(kuò)寬信道或增大存儲(chǔ)器容量來(lái)解決該問(wèn)題并不現(xiàn)實(shí)。因此，要使視頻應(yīng)用更加廣泛，無(wú)論是實(shí)時(shí)播放還是存儲(chǔ)都需要對(duì)采集到的原始視頻圖像進(jìn)行壓縮[1-2]。

文獻(xiàn)[3]基于S3C2440/Windows CE5.0 平臺(tái)設(shè)計(jì)了一款具有網(wǎng)絡(luò)傳輸查看功能的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)。該系統(tǒng)通過(guò)OV9650 CMOS 攝像頭采集視頻，采用H.263 算法對(duì)采集到的視頻壓縮后通過(guò)TCP協(xié)議進(jìn)行網(wǎng)絡(luò)傳輸。文獻(xiàn)[4-5]基于TMS320DM365設(shè)計(jì)了音視頻壓縮傳輸系統(tǒng)，以MPEG-4 格式對(duì)視頻壓縮后通過(guò)EMIF 接口將壓縮后的視頻數(shù)據(jù)發(fā)送至FPGA 進(jìn)行傳輸。文獻(xiàn)[6-7]基于TMS320DM8168平臺(tái)設(shè)計(jì)了高清視頻采集系統(tǒng)，該系統(tǒng)支持雙路高清視頻的采集，實(shí)現(xiàn)了基于H.264 的視頻編解碼和基于RTSP 協(xié)議的視頻網(wǎng)絡(luò)傳輸[8-9]。

文中是基于某惡劣環(huán)境下多路視頻監(jiān)控項(xiàng)目開展的，以TI 公司的高性價(jià)比視頻處理器TMS320DM8127 為核心，設(shè)計(jì)并實(shí)現(xiàn)了兼容高清和標(biāo)清視頻壓縮傳輸?shù)木W(wǎng)絡(luò)視頻服務(wù)終端系統(tǒng)。該系統(tǒng)可以滿足目前對(duì)不同分辨率需求下視頻傳輸、播放及存儲(chǔ)的需求。同時(shí)，為了克服復(fù)雜網(wǎng)絡(luò)環(huán)境對(duì)系統(tǒng)的影響，設(shè)計(jì)實(shí)現(xiàn)了雙網(wǎng)冗余架構(gòu)，保證網(wǎng)絡(luò)傳輸?shù)目煽啃浴＝?jīng)實(shí)際測(cè)試驗(yàn)證，該系統(tǒng)在壓縮碼率、傳輸時(shí)延等方面滿足項(xiàng)目要求，為相關(guān)場(chǎng)景的視頻傳輸提供了設(shè)計(jì)參考。

1 視頻壓縮傳輸終端系統(tǒng)總體設(shè)計(jì)

該文的目的是設(shè)計(jì)一個(gè)網(wǎng)絡(luò)視頻服務(wù)終端，對(duì)輸入的不同格式視頻進(jìn)行數(shù)字壓縮編碼，并通過(guò)網(wǎng)絡(luò)傳輸視頻，支持實(shí)時(shí)播放，并配合后端存儲(chǔ)陣列完成壓縮后的視頻存儲(chǔ)[10-11]。網(wǎng)絡(luò)視頻壓縮傳輸終端系統(tǒng)采取模塊化設(shè)計(jì)，主要分為圖1所示的幾個(gè)模塊。

圖1 視頻壓縮傳輸終端系統(tǒng)框架圖

1）視頻采集模塊：該模塊包含高清1080P 視頻源和標(biāo)清720P 視頻源、不同格式對(duì)應(yīng)的解碼芯片、FPGA 以及DM8127 的HDVPSS 核[12]。攝像機(jī)采集原始視頻后通過(guò)解碼芯片將采集到的模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，兩路視頻信號(hào)輸入FPGA 完成信號(hào)切換和數(shù)據(jù)格式轉(zhuǎn)換后進(jìn)入DM8127處理器的HDVPSS模塊。以上4個(gè)部分構(gòu)成整個(gè)系統(tǒng)的采集模塊。

2）視頻編碼模塊：該模塊是整個(gè)系統(tǒng)的核心，由DM8127 的高清視頻圖像協(xié)處理器完成，采用H.264算法進(jìn)行壓縮[13-14]。輸入視頻分辨率為1 920×1 080時(shí)，通過(guò)DM8127 的HDVPSS 模塊縮放出一路720P的視頻碼流，然后將1080P 和720P 的視頻進(jìn)行雙路壓縮編碼。輸入視頻分辨率為720×576 時(shí)，只需要一路壓縮編碼。

3）網(wǎng)絡(luò)傳輸模塊：該模塊由DM8127 的Cortex-A8 核、CPLD 和兩個(gè)網(wǎng)卡芯片構(gòu)成。將壓縮編碼后的數(shù)據(jù)經(jīng)過(guò)TCP 協(xié)議傳輸至電子存儲(chǔ)陣列，同時(shí)利用RTP 協(xié)議分發(fā)至網(wǎng)絡(luò)?？紤]到實(shí)際應(yīng)用場(chǎng)景網(wǎng)絡(luò)環(huán)境的惡劣，網(wǎng)絡(luò)模塊采用雙網(wǎng)冗余設(shè)計(jì)，CPLD 起到單刀雙擲開關(guān)的作用。

2 視頻壓縮傳輸終端硬件設(shè)計(jì)

視頻壓縮傳輸終端系統(tǒng)設(shè)計(jì)需要將視頻采集、視頻編碼、視頻傳輸?shù)裙δ芗癁橐惑w。硬件設(shè)計(jì)整體架構(gòu)采用FPGA 加DM8127 處理器[15]。硬件平臺(tái)原理框圖如圖2所示。

圖2 硬件平臺(tái)原理框圖

2.1 視頻采集模塊設(shè)計(jì)

系統(tǒng)的視頻采集模塊可采集PAL 標(biāo)清視頻和SDI 高清視頻。通過(guò)撥碼開關(guān)選擇其中一種作為視頻源。PAL 標(biāo)清視頻譯碼芯片選用TI 公司的TVP5151 解碼器，SDI 高清視頻譯碼芯片選用GENNUM 公司的GS2970 解碼器。硬件連接框圖分別如圖3、圖4所示。

圖3 標(biāo)清解碼芯片連接框圖

圖4 高清解碼芯片連接框圖

其中應(yīng)該注意的是：

①TVP5151 視頻輸入的電壓范圍是0～0.75 V，所以在輸入前端需要設(shè)計(jì)一個(gè)衰減器來(lái)降低輸入振幅。

②時(shí)鐘設(shè)計(jì)方面，TVP5151 由內(nèi)部的鎖相環(huán)產(chǎn)生系統(tǒng)和像素時(shí)鐘，需要一個(gè)27 MHz 的時(shí)鐘來(lái)驅(qū)動(dòng)鎖相環(huán)。 27 MHz 的晶振通過(guò)XTAL1 和XTAL2 引腳連接到解碼器。連接晶振的電容之間需滿足以下關(guān)系：CL1=CL2=2CL-Cstray，其中Cstray是相對(duì)于地面的終端電容，CL是27 MHz 指定的晶體負(fù)載電容。

③由于TVP5151 內(nèi)部有多種電壓，因此為了保障系統(tǒng)的正常工作，應(yīng)先上1.8 V 電壓后上3.3 V 電壓，相隔100 ms 后給系統(tǒng)復(fù)位。

④GS2970 需要一個(gè)外部27 MHz 的參考時(shí)鐘才能正常工作。這個(gè)參考時(shí)鐘通過(guò)將27 MHz 的晶振連接到解碼器的XTAL1 和XTAL2 引腳來(lái)生成。

⑤由于GS2970 被設(shè)計(jì)成在多電壓環(huán)境下工作，所以允許任何加電順序。為了將所有內(nèi)部操作條件初始化為默認(rèn)狀態(tài)，RESET TRST 信號(hào)需要保持在較低的值。所有電源穩(wěn)定后1 ms 復(fù)位。復(fù)位時(shí)，所有設(shè)備輸出都被驅(qū)動(dòng)到高阻抗?fàn)顟B(tài)[16]。

2.2 網(wǎng)絡(luò)傳輸模塊設(shè)計(jì)

考慮到該視頻壓縮陣列實(shí)際應(yīng)用場(chǎng)景網(wǎng)絡(luò)環(huán)境的惡劣，網(wǎng)絡(luò)模塊需要采用雙網(wǎng)冗余設(shè)計(jì)。當(dāng)系統(tǒng)啟動(dòng)時(shí)會(huì)將兩個(gè)網(wǎng)卡芯片都進(jìn)行初始化，初始化以后，一個(gè)網(wǎng)絡(luò)芯片處于工作狀態(tài)，另一個(gè)網(wǎng)絡(luò)芯片處于等待工作狀態(tài)即備用狀態(tài)。網(wǎng)絡(luò)冗余模塊的任務(wù)是監(jiān)測(cè)網(wǎng)絡(luò)芯片的工作狀態(tài)。若檢測(cè)到工作網(wǎng)絡(luò)芯片出現(xiàn)異常，則將當(dāng)前網(wǎng)絡(luò)芯片切換到備用網(wǎng)絡(luò)芯片上。考慮到該項(xiàng)目的實(shí)際應(yīng)用場(chǎng)景，選用了TI 公司的一款針對(duì)惡劣工業(yè)環(huán)境定制的千兆以太網(wǎng)物理層收發(fā)器DP83867IRPAPT，該收發(fā)器具有穩(wěn)健性和高抗干擾度。

該設(shè)計(jì)采用CPLD 實(shí)現(xiàn)雙網(wǎng)切換，CPLD 主要起到單刀雙擲開關(guān)的作用。DM8127 的MAC 和MDIO連到CPLD，兩片PHY 的MAC 和MDIO 連接CPLD。MIDO 的讀寫切換是判斷MIDO 協(xié)議的讀寫狀態(tài)bit，獲取讀寫模式做MIDO 的方向切換，CPU 寫模式同時(shí)寫入兩片PHY，讀模式根據(jù)連接狀態(tài)讀取其中一片PHY。雙網(wǎng)切換根據(jù)PHY 的Link 引腳高低電平來(lái)判斷當(dāng)前連接狀態(tài)，Lan0 優(yōu)先級(jí)最高，若Lan0 連接，則不管Lan1 狀態(tài)是否正常都選擇Lan0；若Lan0 未連接，Lan1 連接，則選擇Lan1；若都未連接，則也選擇Lan0。設(shè)計(jì)原理圖如圖5所示。

圖5 雙網(wǎng)冗余模塊設(shè)計(jì)原理圖

2.3 電源模塊設(shè)計(jì)

電源設(shè)計(jì)是整個(gè)嵌入式系統(tǒng)設(shè)計(jì)的關(guān)鍵環(huán)節(jié)之一，良好有效的電源供應(yīng)是系統(tǒng)正常運(yùn)行的基礎(chǔ)。該系統(tǒng)中各模塊需要電壓供應(yīng)的主要芯片有PAL 解碼芯片、SDI 解碼芯片、核心處理器DM8127、網(wǎng)卡芯片、DDR3 芯片、FLASH 芯片以及SD 卡。

DM8127 芯片需要多種電源且需嚴(yán)格遵守一定的上電時(shí)序，上電時(shí)序如圖6所示。上電時(shí)序必須是先上內(nèi)核電壓1.8 V，接著給DM8127 內(nèi)的DDR 模塊供電1.5 V，隨后供給內(nèi)核電壓3.3 V，最后依次再給CVDD、ARM 核、DSP 核、HDVICP 核供1.2 V 電壓。同理斷電時(shí)也要先保證1.2 V 電壓先斷掉，之后3.3 V、1.5 V、1.8 V 依次斷電。

圖6 上電時(shí)序如圖

2.4 存儲(chǔ)模塊設(shè)計(jì)

存儲(chǔ)模塊包括數(shù)據(jù)存儲(chǔ)模塊DDR 和引導(dǎo)程序存儲(chǔ)模塊FLASH。數(shù)據(jù)存儲(chǔ)模塊具有以下功能：①在視頻采集階段，緩存原始視頻進(jìn)行后續(xù)的視頻處理。②在視頻編解碼階段，緩存編解碼視頻數(shù)據(jù)供HDVICP 模塊使用。③在視頻組播階段，緩存視頻供Cortex -A8 模塊使用。綜上所述，系統(tǒng)運(yùn)行時(shí)需要一塊較大的存儲(chǔ)空間來(lái)緩存視頻，而處理器內(nèi)部存儲(chǔ)空間有限，不足以支持所需視頻數(shù)據(jù)的緩存，所以需要外擴(kuò)存儲(chǔ)器DDR。引導(dǎo)程序存儲(chǔ)模塊負(fù)責(zé)存儲(chǔ)Linux 系統(tǒng)的U-Boot、內(nèi)核以及文件系統(tǒng)。由于DDR 掉電后不保存數(shù)據(jù)，所以還需要外部擴(kuò)展FLASH 芯片。DDR 和Flash 模塊連接框圖如圖7所示。

圖7 存儲(chǔ)模塊設(shè)計(jì)圖

3 基于IPNC-RDK的軟件設(shè)計(jì)

TI 為開發(fā)者提供了MCFW 框架，所以文中只需要利用MCFW 框架下的LINK 設(shè)計(jì)合適的視頻數(shù)據(jù)鏈路，就可以控制視頻數(shù)據(jù)流向。

根據(jù)項(xiàng)目的實(shí)際需求，當(dāng)輸入視頻為PAL 制式視頻時(shí)，數(shù)據(jù)鏈路設(shè)計(jì)如圖8所示，從CMOS SENSOR 采集到720P 的原始圖像數(shù)據(jù)在VPSS M3 建立Camera Link，處理圖像數(shù)據(jù)，首先ISS 調(diào)用Resizer對(duì)YUV 格式進(jìn)行進(jìn)一步處理，Resizer-A 把720P 的數(shù)據(jù)轉(zhuǎn)換成YUV420SP（Y 分量獨(dú)立保存，UV 交叉獨(dú)立保存），統(tǒng)一保存到Dup，Dup 為一塊獨(dú)立的內(nèi)存空間。Dup 數(shù)據(jù)通過(guò)Merge 對(duì)隊(duì)列內(nèi)的通道視頻進(jìn)行重新定義，定義之后的數(shù)據(jù)通過(guò)Swosd 完成字符的疊加后，通過(guò)Link 機(jī)制由M3 VPSS 核輸出數(shù)據(jù)給VIDEO M3 核，VIDEO M3 核通過(guò)共享內(nèi)存的方式得到Dup 的數(shù)據(jù)，再進(jìn)行H.264 編碼。Dup 的數(shù)據(jù)經(jīng)過(guò)H.264 編碼后，以bit 流的方式通過(guò)Link 機(jī)制，傳給Cortex-A8，此時(shí)A8 運(yùn)行的應(yīng)用程序就可以得到bit流進(jìn)行傳輸。

圖8 標(biāo)清輸入數(shù)據(jù)鏈路流程圖

當(dāng)輸入視頻為SDI 制式視頻時(shí)，數(shù)據(jù)鏈路如圖9所示。從CMOS SENSOR 采集到1080P 的原始圖像數(shù)據(jù)，在VPSS M3 建立Camera Link，處理圖像數(shù)據(jù)，首先ISS 調(diào)用兩個(gè)Resizer，即Resizer A 和Resizer B。對(duì)YUV 格式進(jìn)行進(jìn)一步處理，Resizer A 把1080P的數(shù)據(jù)轉(zhuǎn)換成YUV420SP（Y 分量獨(dú)立保存，UV 交叉獨(dú)立保存），統(tǒng)一保存到Dup[0]；Resizer B 也對(duì)初始的YUV 格式進(jìn)行Resizer 縮小為720×576 標(biāo)清圖像，對(duì)于YUV420SP 格式（同上），統(tǒng)一保存到另外一個(gè)獨(dú)立的緩存隊(duì)列Dup[1]，Dup[1]和Dup[0]是分開的。簡(jiǎn)而言之，Dup[0]的1080P 數(shù)據(jù)和Dup[1]的720P 數(shù)據(jù)分別傳輸至M3 VIDEO 核進(jìn)行H.264 編碼，經(jīng)過(guò)H.264 編碼后，以bit 流的方式通過(guò)Link 機(jī)制，傳給Cortex-A8，此時(shí)A8 運(yùn)行的應(yīng)用程序就可以得到這兩個(gè)不同分辨率的bit流進(jìn)行傳輸。

圖9 高清視頻輸入數(shù)據(jù)鏈路流程圖

4 系統(tǒng)測(cè)試

4.1 測(cè)試環(huán)境

系統(tǒng)硬件平臺(tái)搭建如圖10 所示。標(biāo)記1 為電子存儲(chǔ)陣列，主要負(fù)責(zé)接收網(wǎng)絡(luò)視頻服務(wù)終端（標(biāo)記2）傳輸?shù)囊曨l流并存儲(chǔ)，通過(guò)以太網(wǎng)口連接至交換機(jī)。標(biāo)記2 為網(wǎng)絡(luò)視頻服務(wù)終端，即所設(shè)計(jì)的基于DM8127 的雙路視頻壓縮傳輸系統(tǒng)，通過(guò)以太網(wǎng)口連接至交換機(jī)。標(biāo)記3 為SDI 高清攝像機(jī)，直接與網(wǎng)絡(luò)視頻服務(wù)終端連接。標(biāo)記4 為PAL 標(biāo)清攝像機(jī)，直接與網(wǎng)絡(luò)視頻服務(wù)終端連接。標(biāo)記5 為PC 機(jī)，這里PC 機(jī)既當(dāng)作客戶端播放RTP 實(shí)時(shí)視頻，也作為上位機(jī)發(fā)送指令。標(biāo)記6 為交換機(jī)，負(fù)責(zé)將網(wǎng)絡(luò)視頻服務(wù)終端、電子存儲(chǔ)陣列以及PC 機(jī)連入同一網(wǎng)段。

圖10 測(cè)試環(huán)境搭建

4.2 延時(shí)測(cè)試

文中借助手機(jī)秒表測(cè)試系統(tǒng)的延時(shí)，以高清SDI延時(shí)測(cè)試為例，如圖11 所示，將手機(jī)置于電腦左側(cè)，攝像頭同時(shí)對(duì)準(zhǔn)手機(jī)屏幕和電腦屏幕，開啟秒表計(jì)時(shí)，VLC 播放器可以清晰地觀察到手機(jī)的秒表計(jì)時(shí)。通過(guò)計(jì)算圖中手機(jī)秒表實(shí)際計(jì)時(shí)和VLC 播放器中手機(jī)秒表計(jì)時(shí)即可得到系統(tǒng)的延時(shí)。

圖11 實(shí)測(cè)延時(shí)圖

圖11 中畫面為隨機(jī)選取，圖中左側(cè)為攝像頭采集到的實(shí)際秒表時(shí)間，右側(cè)為視頻解碼后的秒表時(shí)間。由ΔT=T-T′可得，圖中延時(shí)為280 ms。為避免延時(shí)測(cè)試過(guò)程中的偶然性，文中采用大約每隔5 min記錄一次，記錄一小時(shí)，總計(jì)十二組數(shù)據(jù)的方法增加實(shí)驗(yàn)結(jié)果的可靠性。在隨機(jī)測(cè)試的一小時(shí)內(nèi)，延時(shí)最高為257 ms，最低為195 ms，經(jīng)計(jì)算平均延時(shí)為231 ms。系統(tǒng)設(shè)計(jì)需求的延時(shí)最高不超過(guò)300 ms，經(jīng)過(guò)大量測(cè)試，文中設(shè)計(jì)的系統(tǒng)完全滿足延時(shí)要求。

4.3 穩(wěn)定性測(cè)試

穩(wěn)定性主要通過(guò)數(shù)據(jù)傳輸過(guò)程中的丟幀率來(lái)體現(xiàn)。文中大約每隔十分鐘統(tǒng)計(jì)一次實(shí)際幀數(shù)和丟失幀數(shù)，連續(xù)測(cè)試一小時(shí)為一組，共測(cè)試十組。表1為3 次統(tǒng)計(jì)數(shù)據(jù)的丟幀率統(tǒng)計(jì)表。

表1 丟幀率統(tǒng)計(jì)表

經(jīng)長(zhǎng)時(shí)間測(cè)試，系統(tǒng)平均丟幀率最高為0.062%，表明系統(tǒng)穩(wěn)定性良好。

5 結(jié)束語(yǔ)

文中設(shè)計(jì)并實(shí)現(xiàn)了基于DaVinci?系列TMS320 DM 8127 核心處理器的雙路視頻壓縮傳輸終端系統(tǒng)。該系統(tǒng)可同時(shí)滿足PAL 標(biāo)清視頻和SDI 高清視頻輸入，當(dāng)輸入SDI 高清視頻時(shí)，為滿足存儲(chǔ)需求，將1080P 視頻流縮放出一路720P 進(jìn)行雙路同時(shí)壓縮，1080P 壓縮后的數(shù)據(jù)經(jīng)由RTP 協(xié)議發(fā)送至網(wǎng)絡(luò)供組播播放，而720P 壓縮后的數(shù)據(jù)經(jīng)由TCP 協(xié)議發(fā)送至電子存儲(chǔ)陣列。當(dāng)輸入視頻為PAL 標(biāo)清視頻時(shí)，不需要做縮放處理，直接壓縮再分別通過(guò)RTP 或TCP 發(fā)送。經(jīng)過(guò)大量測(cè)試表明，系統(tǒng)的功能性、延時(shí)以及穩(wěn)定性均滿足項(xiàng)目需求。