基于sbRIO的多通道多類微弱小信號采集與處理

謝 剛, 陳源寶, 黃 雙

(武漢第二船舶設(shè)計研究所，湖北 武漢 430064)

現(xiàn)代船舶涵蓋航行操縱、動力推進、通信導(dǎo)航等多個環(huán)節(jié)，是典型的信息物理系統(tǒng)[1-3]。早期的設(shè)計中由于缺乏一體化的設(shè)計手段，導(dǎo)致電子信息系統(tǒng)煙囪化堆疊式現(xiàn)象普遍存在，存在信息設(shè)備冗余、異構(gòu)系統(tǒng)眾多、數(shù)據(jù)共享不暢等頑疾，對各類傳感器信號均采用獨立采集的方式[4-5]，存在多種信息采集裝置，造成一定的資源浪費。隨著船舶信息系統(tǒng)扁平化、集成化、智能化的發(fā)展，作為數(shù)據(jù)獲取源頭的數(shù)據(jù)采集系統(tǒng)，其高密度、一體化集成需求越發(fā)強烈。進一步的，異構(gòu)系統(tǒng)中進行集成、高通量、低噪聲、大動態(tài)、兼容性的微弱信號是異質(zhì)信號集成設(shè)計的難點，也是需重點解決的問題。在調(diào)研現(xiàn)代船舶各類傳感器信號輸出特點和電氣特性基礎(chǔ)上，選取兩種典型傳感器，進行高密度兼容集成采集，在信號采集前端通過不同類型傳感器(恒壓供電與ICP供電)進行電路的統(tǒng)一兼容化設(shè)計，采用“FPGA+sbRIO(single board RIO)”的處理架構(gòu)，使用sbRIO內(nèi)部多種成熟的模塊資源，同時以圖形化的方式實時顯示各通道信號數(shù)據(jù)，從而提出一種兼容采集的集成優(yōu)化設(shè)計方法。

傳感器數(shù)據(jù)采集系統(tǒng)一般由信號采集模塊與信號處理模塊組成，信號采集模塊用于傳感器輸出信號的采集，將模擬量信號轉(zhuǎn)換為數(shù)字信號；信號處理模塊一般采用“FPGA+控制器”的處理架構(gòu)[6-7]，用于處理轉(zhuǎn)換后的數(shù)字信號，信號經(jīng)分析后發(fā)送至遠程監(jiān)控終端?，F(xiàn)有信號采集系統(tǒng)多采用“FPGA+DSP/ARM”的處理架構(gòu)，該架構(gòu)較為成熟通用，適用于大多數(shù)應(yīng)用場景，然而，該架構(gòu)對處理芯片的軟件設(shè)計能力要求較高，同時不具備圖形化的顯示界面，需單獨開發(fā)上位機顯示程序，開發(fā)難度較大。與此同時，多數(shù)信號采集系統(tǒng)設(shè)計上只考慮了某一種或某一類傳感器信號的采集，信號采集模塊的兼容性不強，導(dǎo)致需針對每種傳感器都設(shè)計一次信號采集模塊，開發(fā)較為煩瑣。

sbRIO是一種可重新配置的板載嵌入式控制器，集成了實時處理器、用戶可重配置FPGA和I/O。sbRIO可輕松嵌入具有靈活性、可靠性和高性能需求的高密度應(yīng)用中。同時具有以太網(wǎng)、CAN、USB、串行和SDHC端口。sbRIO內(nèi)建多達600多個LabVIEW函數(shù)，可建立用于實時控制、分析、數(shù)據(jù)記錄與通信的多線程實時嵌入式系統(tǒng)，極大地簡化了用戶嵌入式軟件開發(fā)難度，同時根據(jù)不同應(yīng)用場景進行模塊化切換，具有良好的靈活性與可靠性[8]。

基于sbRIO具有開發(fā)速度快、靈活拓展性強等工程化應(yīng)用特點，結(jié)合船舶系統(tǒng)各部位傳感器的多通道多類微弱信號采集處理，提出了一種基于sbRIO的多通道多類微弱小信號采集與處理的方法，實驗表明搭建的數(shù)據(jù)采集系統(tǒng)在高密度、傳感器接入兼容性、本底噪聲、信號一致性、帶寬平坦度方面表現(xiàn)優(yōu)異，可為智能船舶異構(gòu)系統(tǒng)集成優(yōu)化設(shè)計提供技術(shù)基礎(chǔ)。

1 系統(tǒng)總體設(shè)計

基于sbRIO的多通道多類微弱小信號采集與處理系統(tǒng)主要由36路傳感器、信號采集模塊、信號處理模塊、上位機組成。具體框圖如圖1所示。

圖1 系統(tǒng)原理框圖

上位機軟件通過圖形界面配置整個采集系統(tǒng)各通道傳感器接入類型、采樣分辨率等參數(shù)，將配置指令下發(fā)給信號處理模塊上的sbRIO控制器，sbRIO控制器將指令解析后發(fā)與信號采集模塊，信號采集模塊完成通道配置。配置完成之后接入各類傳感器(涉及到兩類傳感器即ICP供電與恒壓供電傳感器，具體參數(shù)及電氣特性在下一節(jié)中介紹)。傳感器接入采集系統(tǒng)后，經(jīng)過信號采集模塊進行信號調(diào)理、濾波、前置放大等信號預(yù)處理后，使用ADC芯片進行模數(shù)轉(zhuǎn)換后進入FPGA進行串行處理。FPGA處理之后的數(shù)據(jù)傳輸至信號處理模塊，信號處理模塊上的sbRIO控制器處理接收串行數(shù)據(jù)后，利用RealTime(簡稱RT)狀態(tài)機進行數(shù)據(jù)的存儲轉(zhuǎn)換，并封裝成以太網(wǎng)數(shù)據(jù)包上傳至上位機進行實現(xiàn)顯示與監(jiān)控。上位機軟件基于LabVIEW開發(fā)，通過調(diào)用RT網(wǎng)絡(luò)通信模塊與信號采集系統(tǒng)進行人機交互，使用模塊化設(shè)計，有效地減少上位機軟件開發(fā)難度，提升開發(fā)效率。

2 傳感器介紹

本系統(tǒng)涉及到兩類傳感器，ICP傳感器(下稱I型傳感器)和恒壓供電傳感器(下稱II型傳感器)。

傳感器參數(shù)如表1所示。

表1 兩型傳感器的電氣特性

由表1可知，采集系統(tǒng)性能參數(shù)應(yīng)兼顧兩類傳感器的電氣特性的上下限，才能實現(xiàn)兼容兩類傳感器的采集接入。因此，本系統(tǒng)需具備ICP恒流2～20 mA供電及恒壓12～15 V供電能力，同時具備18 μV～1 V的微弱小信號采集處理能力。與此同時，本系統(tǒng)采樣率為204.8 kHz，采樣位數(shù)為24 bit，帶寬為10 Hz～40 kHz。

3 系統(tǒng)硬件設(shè)計

信號采集系統(tǒng)硬件部分由信號采集模塊、信號處理模塊兩部分組成。

3.1 信號采集模塊

信號采集模塊用于完成傳感器模擬信號的調(diào)理和傳感器信號兼容接入采集，主要構(gòu)成包括驅(qū)動前端傳感器接口轉(zhuǎn)換、信號放大和A/D轉(zhuǎn)換[9]。每通道能夠以高達204.8 kHz的速率對信號進行數(shù)字化，從而實時、無失真地對傳感器信號進行采集和傳輸。

信號采集模塊由IEPE激勵及偏置電路、前置放大器、低通濾波器、平衡驅(qū)動放大器、ADC和FPGA組成，原理如圖2所示。

圖2 信號采集模塊原理框圖

信號采集模塊根據(jù)所使用的傳感器按其原理設(shè)計為恒流源驅(qū)動(I型傳感器)和恒壓源驅(qū)動(II型傳感器)兩種通道類型，從而實現(xiàn)兩類傳感器的兼容接入。

恒流源驅(qū)動電路設(shè)計如圖3所示。

圖3 恒流源驅(qū)動電路原理框圖

恒流源驅(qū)動電路適用于采用恒流源驅(qū)動的I型傳感器，其中恒流源輸出最大10 mA(可以通過更改電阻值改變其驅(qū)動電流)，其恒流源驅(qū)動電壓為24 V；AC耦合采用4.7 μF耦合電容，降低低頻響應(yīng)；為保證AC耦合和后端低通濾波電路的獨立性，在此處需要使用放大電路進行隔離；對于后端的低通濾波器，因為I型傳感器的頻響范圍在高頻處為10 kHz，低通濾波器設(shè)計采用Sallen-Key濾波器；后端其輸入為全差分，為充分應(yīng)用其輸入量程以及降低噪聲，在ADC前端采用增益為1的全差分電路，用于隔離驅(qū)動后端的ADC芯片。

恒壓源驅(qū)動電路設(shè)計圖4所示。

圖4 恒壓源驅(qū)動電路原理框圖

該調(diào)理電路與恒流源驅(qū)動電路不同之處在于驅(qū)動電源，II型傳感器為恒壓驅(qū)動，采用15 V驅(qū)動電壓(可用過調(diào)節(jié)電阻值改變恒壓電壓值)。因為此傳感器的頻響范圍在高頻處為40 kHz，低通濾波器可以設(shè)計截止頻率為45 kHz、增益為1的Sallen-Key 濾波器。

3.2 信號處理模塊

信號采集模塊用于完成串行數(shù)據(jù)解析、數(shù)據(jù)存儲轉(zhuǎn)換和與上位機的網(wǎng)絡(luò)通信。信號處理模塊主要由核心控制模塊、電源模塊、通信總線模塊3部分組成，原理框圖如圖5所示。

圖5 信號處理模塊原理框圖

核心控制模塊為信號處理模塊的核心部分，該模塊采用單板嵌入式系統(tǒng)sbRIO-9651作為實時控制器，用于對數(shù)據(jù)的實時處理。sbRIO-9651結(jié)合了Xilinx Zynq完全可編程片上系統(tǒng)(SoC)、通用組件(如內(nèi)存)和完整的中間件解決方案，以最大限度減少嵌入式控制或監(jiān)測應(yīng)用的設(shè)計時間和風險，該控制器搭載了NI Linux RealTime，兼具了實時操作系統(tǒng)的性能和Linux的開放性，具有較低的開發(fā)難度與良好的工程應(yīng)用性。sbRIO模塊實物圖如圖6所示。

圖6 sbRIO模塊

4 系統(tǒng)軟件設(shè)計

信號采集系統(tǒng)軟件以硬件結(jié)構(gòu)體系為基礎(chǔ)，結(jié)合模塊化的軟件設(shè)計思想開發(fā)而成，具備數(shù)據(jù)實時采集、數(shù)據(jù)實時顯示、采集參數(shù)配置管理等功能。軟件框架如圖7所示。

圖7 系統(tǒng)軟件框圖

系統(tǒng)軟件由FPGA軟件、RT軟件、上位機軟件3部分組成。其中FPGA軟件運行于信號采集模塊FPGA上，主要實現(xiàn)數(shù)據(jù)采集與轉(zhuǎn)換功能；RT軟件運行于sbRIO實時控制器中，主要實現(xiàn)FPGA傳輸?shù)臄?shù)據(jù)協(xié)議的轉(zhuǎn)換，同時封裝成以太網(wǎng)數(shù)據(jù)包發(fā)送至上位機；上位機軟件運行于監(jiān)控終端，主要實現(xiàn)人機交互功能，如數(shù)據(jù)顯示、采集參數(shù)配置等。FPGA和RT均集成在信號采集系統(tǒng)中，通常稱為下位機，上位機與下位機之間通過標準的TCP協(xié)議進行通信。

FPGA軟件用于控制ADC芯片進行模數(shù)轉(zhuǎn)換，并將數(shù)字量進行高速緩存，按一定協(xié)議發(fā)送至RT軟件。

FPGA軟件主要為邏輯控制，通過控制采集時鐘、FIFO緩存、RST 信號線等邏輯實現(xiàn)[10]。

RT軟件主要由3個模塊組成，分別是數(shù)據(jù)采集模塊、調(diào)試接口模塊及核心的網(wǎng)絡(luò)通信模塊。數(shù)據(jù)采集模塊接收由FPGA采集處理后的傳感器信號數(shù)據(jù)，并以相應(yīng)協(xié)議進行數(shù)據(jù)解析后發(fā)送至網(wǎng)絡(luò)通信模塊。網(wǎng)絡(luò)通信模塊收到數(shù)據(jù)采集模塊解析后的數(shù)據(jù)后，對所有通道傳感器數(shù)據(jù)進行統(tǒng)一封裝，通過TCP網(wǎng)絡(luò)協(xié)議發(fā)送至上位機進行顯示或處理。同時，網(wǎng)絡(luò)通信模塊可接收上位機的配置參數(shù)等指令信息，并按相應(yīng)協(xié)議轉(zhuǎn)換至數(shù)據(jù)采集模塊，實現(xiàn)數(shù)據(jù)采集參數(shù)配置。調(diào)試模塊與數(shù)據(jù)采集模塊及網(wǎng)絡(luò)通信模塊相連，用于監(jiān)視兩模塊的運行裝置，將兩模塊運行過程中的狀態(tài)或錯誤信息發(fā)送至上位機。

上位機軟件為基于LabVIEW開發(fā)的顯示軟件，通過NI自帶的LabVIEW庫進行開發(fā)，極大地降低了開發(fā)難度，縮減了開發(fā)周期，適用于工程化應(yīng)用和快速開發(fā)[11]。

5 測試結(jié)果分析

按照上文進行軟硬件設(shè)計之后，通過一系列實驗對設(shè)計后的系統(tǒng)進行功能性能驗證測試，主要包括36通道測試、系統(tǒng)本底噪聲測試、信號一致性測試、傳感器兼容接入測試、多通道信號并行采集測試。系統(tǒng)測試實驗原理示意圖如圖8所示，測試儀器及工具見表2。其中對于36通道測試、信號一致性測試采用標準信號發(fā)生器作為系統(tǒng)信號輸入，本底噪聲測試使用50 Ω短路端子作為系統(tǒng)信號輸入，傳感器兼容接入測試使用兩型傳感器作為系統(tǒng)信號輸入。

圖8 測試實驗示意圖

表2 測試儀器及工具

5.1 36路通道測試

按圖8將標準信號(頻率1 kHz，有效值1 V的正弦波)與系統(tǒng)信號輸入接口相接，依次輸入每個通道，用上位機軟件將信號采集系統(tǒng)的采樣頻率設(shè)置為204.8 kHz，如圖9所示，將fs設(shè)置為204800。軟件開啟采集，上位機能實時顯示各通道數(shù)據(jù)和波形，如圖10所示，RMS一列為各通道電壓有效值數(shù)據(jù)，居中上部窗口為實時顯示波形，下部窗口為頻譜信息，下同。記錄每個通道的電壓值，如表3所示。

表3 36通道測試數(shù)據(jù)

圖9 采樣率設(shè)置界面

圖10 各通道數(shù)據(jù)及波形顯示界面

測試結(jié)果表明，信號采集系統(tǒng)能同時正確采集所有通道信號，并實時在軟件上進行圖形化顯示。

5.2 本底測試

按圖8將50 Ω短路端子與系統(tǒng)信號輸入接口相接，用于測試每個通道的本底噪聲，同時將信號輸入模式設(shè)置為IEPE激勵模式如圖9所示，記錄每個通道的本底噪聲，如表4所示。

表4 本底噪聲測試數(shù)據(jù)

測試結(jié)果表明，信號采集系統(tǒng)每個通道本底噪聲均小于18 μV，滿足I型傳感器的信號下限，因此，該信號采集系統(tǒng)最小能支持本底噪聲電壓值以上的微弱小信號采集，滿足系統(tǒng)設(shè)計要求。

5.3 信號一致性測試

根據(jù)4.1節(jié)的數(shù)據(jù)和式(1)，計算結(jié)果如表5所示。

表5 信號一致性測試數(shù)據(jù)

ΔG=20 log(ai/a1)

(1)

測試結(jié)果表明，ΔG在±0.3 dB以內(nèi)，滿足JJG834—2006《動態(tài)信號分析儀鑒定規(guī)程》中的信號一致性B級要求，具有良好的信號一致性。

5.4 傳感器兼容接入測試

按圖8將I型傳感器與系統(tǒng)信號輸入接口相接，保持采樣率不變，同時將信號輸入模式設(shè)置為IEPE激勵模式，如圖9所示。軟件開啟采集，敲擊I型傳感器后，上位機能實時顯示傳感器信號波形，如圖11所示。更換II型傳感器，將信號輸入模式設(shè)置為DC激勵模式，如圖12所示。軟件開啟采集，敲擊II型傳感器后，上位機能實時顯示傳感器信號波形，如圖13所示。

圖11 I型傳感器信號波形顯示界面

圖12 II型傳感器輸入模式配置界面

圖13 II型傳感器信號波形顯示界面

測試結(jié)果表明，信號采集系統(tǒng)能兼容兩型傳感器信號采集，只需要通過軟件配置即可。

5.5 多通道信號并行采集測試

本系統(tǒng)為兼容兩型傳感器的36通道并行采集系統(tǒng)，為了驗證本系統(tǒng)多通道信號并行采集能力，使用標準信號源對8路通道同時注入標準正弦信號，其中CH4～CH7注入頻率2 kHz、有效值500 mV的正弦波，其中CH8～CH11注入頻率1 kHz、有效值1 V的正弦波，上位機能實時顯示各通道采集波形及頻譜，如圖14所示，RMS一列為采集到的有效值數(shù)據(jù)，從圖中可以看出，信號采集系統(tǒng)可實現(xiàn)多通道信號的并行采集，并能正確顯示注入信號波形與頻率，并達到相應(yīng)精度要求。

圖14 多通道信號并行采集測試

6 結(jié)束語

介紹了一種基于 sbRIO的多通道多類微弱小信號采集與處理的方法，該方法通過在信號采集前端對恒壓供電及ICP供電傳感器進行電路上的統(tǒng)一兼容化設(shè)計，利用sbRIO內(nèi)部多種成熟的模塊資源對數(shù)據(jù)進行實時處理，同時以圖形化的方式實時顯示各通道信號數(shù)據(jù)，實現(xiàn)多通道多類傳感器的實時監(jiān)測。實驗表明搭建的信號采集系統(tǒng)在高密度、傳感器接入兼容性、本底噪聲、信號一致性、帶寬平坦度方面表現(xiàn)優(yōu)異，可在204.8 kHz采樣頻率下采集36路18μV～1V(RMS)的微弱小信號，可為智能船舶相關(guān)數(shù)據(jù)采集系統(tǒng)設(shè)計提供技術(shù)基礎(chǔ)。