一種低溫漂高電源電壓抑制比帶隙基準(zhǔn)電壓源設(shè)計(jì)

謝海情 王振宇 曾健平 陸俊霖 曹武 陳振華 崔凱月

摘 ? 要：通過將具有高階溫度項(xiàng)的MOS管亞閾值區(qū)漏電流轉(zhuǎn)換為電壓，并與一階溫度補(bǔ)償電壓進(jìn)行加權(quán)疊加，實(shí)現(xiàn)二階溫度補(bǔ)償. 采用高增益的運(yùn)放和負(fù)反饋回路提高電源抑制能力，設(shè)計(jì)一種低溫漂高電源電壓抑制比帶隙基準(zhǔn)電壓源. 基于0.18 μm CMOS工藝，完成電路設(shè)計(jì)與仿真、版圖設(shè)計(jì)與后仿真. 結(jié)果表明，在1.8 V的電源電壓下，電路輸出電壓為1.22 V;在溫度變化為-40～110 ℃時(shí)，溫度系數(shù)為3.3 ppm/℃;低頻電源電壓抑制比為-96 dB@100 Hz;靜態(tài)電流僅為33 μA.

關(guān)鍵詞：帶隙基準(zhǔn);溫度系數(shù);電源電壓抑制比;溫度補(bǔ)償

中圖分類號：TN402 ? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)志碼：A

Design of Bandgap Voltage Reference

with Low Temperature Drift and High PSRR

XIE Haiqing1，2，WANG Zhenyu1，2，ZENG Jianping3，LU Junlin1，2，CAO Wu1，2，

CHEN Zhenhua1，2，CUI Kaiyue1，2

（1. School of Physics and Electronics Science，Changsha University of Science and Technology，Changsha 410114，China;

2. Hunan Provincial Key Laboratory of Flexible Electronic Materials Genome Engineering，

Changsha University of Science and Technology，Changsha 410114，China;

3. School of Physics and Electronics，Hunan University，Changsha ?410082，China）

Abstract：The second-order temperature compensation was realized by weighted superposition of the first-order temperature compensation voltage and the voltage with high-order temperature term which was conversed from the subthreshold leakage current of MOS transistor. In addition，a high-gain operational amplifier and negative feedback loop were adopted to improve the power supply rejection ratio（PSRR）. Subsequently，a bandgap voltage reference with low temperature drift and high power supply voltage rejection ratio was proposed. Based on 0.18 μm CMOS technology，circuit design and simulation，layout design，and post-simulation were carried out. The results indicated that the output voltage was 1.22 V under the power supply voltage of 1.8 V;the temperature coefficient（TC） was 3.3 ppm/℃ in the temperature range from -40 ℃ to 110 ℃;the PSRR at low frequency was -96 dB@100 Hz;the static current was only 33 μA.

Key words：band gap;temperature coefficient;PSRR（power supply rejection ratio）;temperature compensation

帶隙基準(zhǔn)電壓源作為集成電路的重要模塊之一，能夠有效抑制電壓擾動(dòng)與溫度變化對輸出的影響，產(chǎn)生精準(zhǔn)的基準(zhǔn)電壓，從而被廣泛應(yīng)用于諸多領(lǐng)域[1]. 傳統(tǒng)的帶隙基準(zhǔn)電壓源是通過對三極管的發(fā)射結(jié)電壓VBE進(jìn)行一階溫度補(bǔ)償，降低溫度系數(shù)，從而減小溫度變化對基準(zhǔn)電壓的影響[2-3]. 然而，由于高階溫度項(xiàng)的存在，一階溫度補(bǔ)償?shù)臉O限約為13 ppm/℃[4]，無法滿足高精度集成電路系統(tǒng)的要求. 為提高帶隙基準(zhǔn)電壓源的性能，人們嘗試了多種技術(shù)以降低基準(zhǔn)源的溫度系數(shù). Andreou等[5]提出了一種新型的寬溫度范圍的基準(zhǔn)電壓源，利用多晶硅電阻和運(yùn)放產(chǎn)生與絕對溫度呈負(fù)相關(guān)性的電流進(jìn)行曲率補(bǔ)償，從而拓寬了溫度范圍，但容易受到工藝變化引起的不匹配的影響. Duan等[6]通過設(shè)計(jì)兩個(gè)基準(zhǔn)源模塊和共源共柵電流鏡結(jié)構(gòu)，分別獲得了曲率上升和曲率下降的基準(zhǔn)電流，實(shí)現(xiàn)了精確的匹配，降低了溫度系數(shù)，但其采用了多個(gè)運(yùn)放，不僅使電路更為復(fù)雜，而且消耗更多的功耗. Ming等[7]利用多個(gè)低阻抗路徑，將電源紋波在未抵達(dá)輸出前旁路至地，并通過多個(gè)電流基準(zhǔn)形成高階曲率補(bǔ)償，從而獲得了高穩(wěn)定性的基準(zhǔn)電壓，但其工作溫度范圍較為狹窄. 此外，Wang等[8]利用硅帶隙變窄效應(yīng)，將三極管的發(fā)射結(jié)電壓隨溫度變化的曲率由3.6 mV降到1.4 mV，在不增加功耗的基礎(chǔ)上，提高了帶隙基準(zhǔn)電壓源的精度. 肖璟博等[9]利用雙帶隙結(jié)構(gòu)，以電流比例相減的方式實(shí)現(xiàn)曲率補(bǔ)償. 文獻(xiàn)[4]提出了一種指數(shù)型曲率補(bǔ)償技術(shù)，通過亞閾值區(qū)MOS管獲得與絕對溫度呈指數(shù)關(guān)系的補(bǔ)償電流，取得了良好的效果. Chen等[10]提出了分段式電流補(bǔ)償技術(shù)，將加法電路，減法電路和電流鏡結(jié)合在一起，分別補(bǔ)償不同溫度范圍內(nèi)的曲率，在整個(gè)溫度范圍內(nèi)實(shí)現(xiàn)良好的溫度系數(shù). 但這些技術(shù)在降低溫度系數(shù)的同時(shí)，輸出電壓易受電源電壓擾動(dòng)影響，難以獲得較高的電源電壓抑制比（Power Supply Rejection Ratio，PSRR）.

針對以上問題，本文通過電阻將亞閾值區(qū)MOS管漏電流轉(zhuǎn)換為電壓，并與一階溫度補(bǔ)償電壓進(jìn)行加權(quán)疊加，實(shí)現(xiàn)二階溫度補(bǔ)償. 同時(shí)采用高增益的運(yùn)放以及負(fù)反饋回路減少電源擾動(dòng)的影響，從而獲得了低溫漂高電源電壓抑制比的帶隙基準(zhǔn)電壓源.

1 ? 二階溫度補(bǔ)償原理

為了獲得高精度的基準(zhǔn)電壓，減少溫度的影響，需對基準(zhǔn)電壓進(jìn)行溫度補(bǔ)償. 一階溫度補(bǔ)償原理如圖1所示，具有負(fù)溫度系數(shù)的三極管基級-發(fā)射極電壓VBE與具有正溫度系數(shù)的熱電壓VT形成補(bǔ)償，得到一階溫度補(bǔ)償電壓Vref1[11]：

Vref1 = VBE + γVT ? ? ? ?（1）

式中：γ為溫度補(bǔ)償系數(shù);VT = kT/q，k為玻爾茲曼常數(shù)，q為單位電荷量.

由于VBE存在高階溫度項(xiàng)，熱電壓無法完全補(bǔ)償，導(dǎo)致Vref1的變化在低溫區(qū)為曲率上升，在高溫區(qū)為曲率下降，溫度系數(shù)較大. 因此，需要對一階溫度補(bǔ)償電壓，進(jìn)行二階溫度補(bǔ)償. 二階溫度補(bǔ)償原理如圖2所示，通過轉(zhuǎn)換亞閾值MOS管漏電流Id為補(bǔ)償電壓，得到具有高階溫度項(xiàng)的正溫度系數(shù)電壓Vref2. 再利用正溫度系數(shù)電壓Vref2對一階溫度補(bǔ)償電壓Vref1的高溫區(qū)進(jìn)行補(bǔ)償，得到溫度系數(shù)更低的二階溫度補(bǔ)償電壓VREF：

VREF = Vref1 + Vref2 = VBE + γVT + Vref2 ? ? ? （2）

2 ? 電路設(shè)計(jì)

本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源電路如圖3所示，主要由一階溫度補(bǔ)償電路、二階溫度補(bǔ)償電路、輸出電路和啟動(dòng)電路組成. 利用工作于亞閾值區(qū)的MOS管產(chǎn)生具有高階溫度項(xiàng)的電流，并利用電阻將其轉(zhuǎn)化成補(bǔ)償電壓，然后將補(bǔ)償電壓與傳統(tǒng)的一階溫度補(bǔ)償電壓進(jìn)行比例疊加，實(shí)現(xiàn)二階溫度補(bǔ)償.

2.1 ? 一階溫度補(bǔ)償電路設(shè)計(jì)

如圖3所示，一階溫度補(bǔ)償電路由PMOS管M1～ M6，電阻R1、R2，三極管Q1 ～ Q3，以及運(yùn)算放大器OP組成，輸出一階溫度補(bǔ)償電壓. 其中，運(yùn)算放大器OP與MOS管M1 ～ M4構(gòu)成深度負(fù)反饋網(wǎng)絡(luò)，不僅提高了電路的電源抑制能力，而且鉗制了X與Y點(diǎn)的電位，使得VX = VY. 因此，

VBE1 = R1 IPTAT1 = VBE2 ? ? ? （3）

從而得到正溫度系數(shù)電流IPTAT1：

式中：VBE1、VBE2分別為三極管Q1、Q2的發(fā)射結(jié)電壓;N為Q2與Q1的發(fā)射結(jié)面積之比.

MOS管M1 ～ M6具有相同的寬長比，構(gòu)成共源共柵電流鏡. 因此，正溫度系數(shù)電流IPTAT1被復(fù)制到M6所在支路，得到一階溫度補(bǔ)償電壓：

式中：Vg0為硅的帶隙電壓，與溫度無關(guān);T0為參考溫度，取300 K;β是受工藝影響的常數(shù);α為偏置電流的指數(shù)溫度系數(shù).

由式（6）可以看出，VBE中存在高階溫度項(xiàng)VT ln（T/T0）. 對式（6）的高次項(xiàng)進(jìn)行泰勒級數(shù)分解可以得到：

所以VBE的高階溫度項(xiàng)中，二次項(xiàng)起主導(dǎo)作用，保留式（7）的第一項(xiàng)，聯(lián)立式（5）（6）可得：

因此，通過調(diào)節(jié)R2 /R1的值可以消除一階溫度項(xiàng). 為進(jìn)一步減小VBE高階溫度項(xiàng)對基準(zhǔn)源的溫度特性的影響，仍需要進(jìn)行二階溫度補(bǔ)償.

2.2 ? 二階溫度補(bǔ)償電路設(shè)計(jì)

如圖3所示，二階溫度補(bǔ)償電路由MOS管M7～M17，和電阻R5、R6組成. M9與M14的柵極偏置于M9的漏極，M10和M13的柵極偏置于M13的漏極，使得流過M9的電流IPTAT2與電源無關(guān). M15～M17組成偏置電路為M11和M12提供偏置，通過調(diào)整M15～M17的寬長比（W/L），使得M11、M12和M17在整個(gè)工作溫度范圍內(nèi)工作于亞閾值區(qū). 因此流過M11的電流IPTAT2為亞閾值區(qū)電流，可表示為[13]：

式中：n為亞閾值修正因子;VGS11為M11的柵源電壓;μ為載流子遷移率. 令：

MOS管M8、M9、M14具有相同的寬長比，構(gòu)成電流鏡結(jié)構(gòu). 因此，M8所在支路的電流為IPTAT2，二階補(bǔ)償電壓Vref2可表示為：

式中：VDS7為MOS管M7的漏源電壓. M7與M11的寬長比和柵源電壓都相同，因此M7工作于亞閾值區(qū)，其導(dǎo)通電阻可表示為：

為了進(jìn)一步提高電源抑制比，M16、M17、M7、R5構(gòu)成閉環(huán)負(fù)反饋電路. 當(dāng)M16源極電位升高時(shí)，M17和M7的柵極電位升高，M7的漏極電位降低，電阻R5上端電位降低，從而M16的柵極電位降低. 由于漏極電流不變，最終導(dǎo)致M16的源極電位降低.

2.3 ? 輸出電路

如圖3所示，輸出回路由串聯(lián)的電阻R3與R4組成，回路兩端分別連接一階溫度補(bǔ)償電壓Vref1與二階溫度補(bǔ)償電壓Vref2，基準(zhǔn)輸出電壓VREF即為電阻R3和電阻R4的連接點(diǎn)電壓. 理想情況下，一階溫度補(bǔ)償電壓Vref1與二階溫度補(bǔ)償電壓Vref2的值相等，則輸出回路沒有壓降，無電流流過電阻，即VREF = Vref1 = Vref2. 實(shí)際上，Vref1與Vref2之間存在較小的壓降，則輸出回路中有電流從高電位流向低電位，從而平衡Vref1和Vref2的差距，使之趨于一致. 因此，基準(zhǔn)輸出電壓VREF可表示為：

因此，根據(jù)式（20）（21）的約束關(guān)系設(shè)置電阻值，即可得到溫度系數(shù)（Temperature Coefficient，TC）近似為零的基準(zhǔn)輸出電壓.

2.4 ? 啟動(dòng)電路

如圖3所示，啟動(dòng)電路由MOS管M18～M21組成，保證基準(zhǔn)源正常啟動(dòng). 其中，M18～M20的源漏極相互連接，構(gòu)成從VDD到地的支路. M20的柵極與基準(zhǔn)輸出電壓VREF連接;M19的柵漏極短接，并于M21柵極相連. 當(dāng)電路接通電源時(shí)，所有支路處于零電流狀態(tài)，M21柵極處于高電位，M21導(dǎo)通，并產(chǎn)生電流以啟動(dòng)電流鏡，電路進(jìn)入正常工作狀態(tài)，輸出電壓使得M20導(dǎo)通，M21截止.

3 ? 電路仿真與分析

基于0.18 μm CMOS工藝完成電路版圖設(shè)計(jì)與驗(yàn)證，總體版圖如圖4所示，總面積為112 μm × 91 μm. 為減少版圖設(shè)計(jì)對基準(zhǔn)電壓源性能的影響，在版圖設(shè)計(jì)中，三極管采用共心交叉結(jié)構(gòu)，電阻陣列和MOS管采用叉指結(jié)構(gòu)，減少工藝變化引起的不匹配.

采用Cadence公司的Spectre工具，完成電路前后仿真. Vref1隨溫度變化曲線如圖5所示. 當(dāng)T = 27 ℃時(shí)，Vref1 = 1.295 84 V. 當(dāng)溫度在-40～110 ℃變化時(shí)，Vref1的最大值為1.295 92 V，最小值為1.293 24 V. Vref1的變化量為2.68 mV，根據(jù)公式（22）可求得Vref1的溫度系數(shù)為13.78 ppm/℃.

式中：VMAX與VMIN分別為輸出電壓的最大值和最小值;VREF為常溫下（27 ℃）的輸出電壓值;TMAX與TMIN分別為使用溫度范圍的最大值和最小值.

經(jīng)過亞閾值區(qū)MOS管漏電流轉(zhuǎn)換電壓的補(bǔ)償后，基準(zhǔn)電壓VREF的溫度特性曲線如圖6所示. 在T = 27 ℃時(shí)，VREF = 1.220 04 V. 當(dāng)溫度在-40～110 ℃變化時(shí)，VREF的最大值為1.220 19 V，最小值為1.219 58 V. VREF的變化量為0.61 mV，由式（22）可得溫度系數(shù)為3. 3 ppm/℃. 與一階溫度補(bǔ)償電壓Vref1相比，二階溫度補(bǔ)償電路有效的補(bǔ)償了Vref1中的高階溫度項(xiàng)，降低了基準(zhǔn)輸出電壓的溫度系數(shù)，提高了溫度穩(wěn)定性.

電源電壓抑制比隨頻率的變化曲線如圖7所示. 由于分別在一、二階溫度補(bǔ)償電路中構(gòu)建了閉環(huán)負(fù)反饋回路，該基準(zhǔn)源在低頻時(shí)具有較高的電源電壓抑制比，在頻率為100 Hz時(shí)，PSRR=-96 dB@100 Hz.

本文設(shè)計(jì)的基準(zhǔn)電壓源與同類帶隙基準(zhǔn)源性能對比如表1所示. 可以看出，由于采用了二階溫度補(bǔ)償電路，并構(gòu)建了閉環(huán)負(fù)反饋網(wǎng)絡(luò)，該基準(zhǔn)電壓源具有小的溫度系數(shù)和高的電源抑制比. 雖然采用多個(gè)電阻，使得電路易受到工藝的影響. 但電路中電阻的阻值呈比例關(guān)系，通過電路版圖的匹配設(shè)計(jì)可以有效解決此問題.

4 ? 結(jié) ? 論

本文提出了一種低溫度系數(shù)、高PSRR的帶隙基準(zhǔn)電壓源電路. 利用工作于亞閾值區(qū)的MOS管的漏電流實(shí)現(xiàn)二階溫度補(bǔ)償，并通過推導(dǎo)其溫度特性模型，對器件參數(shù)進(jìn)行優(yōu)化設(shè)計(jì). 相比于傳統(tǒng)的基準(zhǔn)源，通過采用高增益運(yùn)放和負(fù)反饋回路，在不增加功耗的情況下，提高了電路的電源電壓抑制比. 仿真結(jié)果表明，在1.8 V的電源電壓下，基準(zhǔn)輸出電壓為1.22 V;溫度在-40～110 ℃變化時(shí)，溫度系數(shù)為3.3 ppm/℃;低頻電源電壓抑制比為-96 dB@100 Hz;靜態(tài)電流僅為33 μA. 因此，該基準(zhǔn)電壓源雖然使用了多個(gè)電阻，但具有較高的精度和較低的功耗，能夠滿足高精度集成電路系統(tǒng)的需求.

參考文獻(xiàn)

[1] ? ?曾健平，田濤，劉利輝，等. 低功耗高電源抑制比CMOS帶隙基準(zhǔn)源設(shè)計(jì)[J]. 湖南大學(xué)學(xué)報(bào)（自然科學(xué)版），2005，32（5）：39—42.

ZENG J P，TIAN T，LIU L H，et al. Design of CMOS bandgap voltage reference with low power and high PSRR[J]. Journal of Hunan University （Natural Sciences），2005，32（5） 39—42. （In Chinese）

[2] ? ?BROKAW A P. A simple three-terminal IC bandgap reference[J]. IEEE Journal of Solid-State Circuits，1974，9（6）：388—393.

[3] ? ?WIDLAR R. New developments in IC voltage regulators[C]//1970 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Philadelphia，PA：IEEE，1970：158—159.

[4] ? ?ZHU G Q，YANG Y T，ZHANG Q D. A 4.6-ppm/℃ high-order curvature compensated bandgap reference for BMIC[J]. IEEE Transactions on Circuits and Systems II：Express Briefs，2019，66（9）：1492—1496.

[5] ? ?ANDREOU C M，KOUDOUNAS S，GEORGIOU J. A novel wide-temperature-range，3.9 ppm/℃ cmos bandgap reference circuit[J]. IEEE Journal of Solid-State Circuits，2012，47（2）：574—581.

[6] ? ?DUAN Q，ROH J. A 1.2-V 4.2-ppm/℃ high-order curvature-compensated cmos bandgap reference[J]. IEEE Transactions on Circuits and Systems I：Regular Papers，2015，62（3）：662—670.

[7] ? ?MING X，HU L，XIN Y L，et al. A high-precision resistor-less CMOS compensated bandgap reference based on successive voltage-step compensation[J]. IEEE Transactions on Circuits and Systems I：Regular Papers，2018，65（12）：4086—4096.

[8] ? ?WANG B，LAW M K，BERMAK A. A precision cmos voltage reference exploiting silicon bandgap narrowing effect[J]. IEEE Transactions on Electron Devices，2015，62（7）：2128—2135.

[9] ? ?肖璟博，陳敏，張成彬，等. 低功耗雙帶隙結(jié)構(gòu)的CMOS帶隙基準(zhǔn)源[J]. 湖南大學(xué)學(xué)報(bào)（自然科學(xué)版），2017，44（8）：124—130.

XIAO J B，CHEN M，ZHANG C B，et al. CMOS bandgap reference of low-power-consumption double-bandgap structures[J]. Journal of Hunan University （Natural Sciences），2017，44（8）：124—130. （In Chinese）

[10] ?CHEN H M，LEE C C，JHENG S H，et al. A sub-1 ppm/℃ precision bandgap reference with adjusted-temperature-curvature compensation[J]. IEEE Transactions on Circuits and Systems I：Regular Papers，2017，64（6）：1308—1317.

[11] ?畢查德·拉扎維. 模擬CMOS集成電路設(shè)計(jì)[M]. 陳貴燦等譯.西安：西安交通大學(xué)出版社，2003：314—320.

BEHZAD R. Design of analog CMOS the integrated circuits[M]. Translate by CHEN G C，et al. Xian：Xian Jiaotong University Press，2003：314—320. （In Chinese）

[12] ?TSIVIDIS Y P. Accurate analysis of temperature effects in I/SUB c/V/SUB BE/ characteristics with application to bandgap reference sources[J]. IEEE Journal of Solid-State Circuits，1980，15（6）：1076—1084.

[13] ?PIERRE R F. Semiconductor device fundamentals[M]，Boston：Addison Wesley，1996：489—492.

收稿日期：2020-11-23

基金項(xiàng)目：國家自然科學(xué)基金資助項(xiàng)目（61404011），National Natural Science Foundation of China（61404011）;長沙市科技計(jì)劃重點(diǎn)項(xiàng)目 ? （kq1901102），The Key Projects of Changsha Science and Technology Plan （kq1901102）;湖南省教育廳科學(xué)研究項(xiàng)目（20K007），Scientific Research Fund of Hunan Provincial Education Department（20K007）

作者簡介：謝海情（1982—），男，湖南耒陽人，長沙理工大學(xué)副教授，博士

通信聯(lián)系人，E-mail：zengjp@hnu.edu.cn