汽車電打火控制芯片的輸入模塊的版圖設計與驗證

楊影+張永鋒+肖瑩瑩

摘 要 本文介紹了一款應用于汽車工程領域的電打火控制芯片的輸入模塊的版圖設計與驗證。采用標準雙極工藝，全定制的設計對輸入模塊進行布局布線，并完成了后端驗證。本芯片功耗低、成本低，性能穩(wěn)定。

【關鍵詞】電打火控制芯片 版圖設計

1 引言

汽車電打火控制芯片是為使用霍爾效應管的無觸點點火系統(tǒng)所設計的一款電打火控制芯片。芯片通過驅動外接的NPN達林頓管來控制點火線圈，使其獲得足夠的點火能量，只伴隨很少的能量損失。本次設計的汽車電打火芯片共包含10個模塊：基準電壓模塊、霍爾效應管輸入模塊、過壓保護模塊、占空比控制模塊、限流保護電流模塊、控制轉換模塊、緩慢恢復模塊、不飽和感應模塊、衡通保護模塊、驅動電路模塊和RPM模塊。本文主要討論了在系統(tǒng)設計和電路設計完成后，對輸入模塊：基準電壓模塊和霍爾效應管輸入模塊電路進行詳細分析，并進行仿真，然后完成后端設計以及相關的驗證工作。

本文電路中所采用的器件全部是雙極型器件，采用5微米標準雙極工藝進行版圖設計。由于芯片整體電路圖比較大，所以將電路圖分成若干個模塊分別設計，設計前先要將每個模塊中的器件的大致位置規(guī)劃好，在后面的整體版圖整理中，再根據(jù)工藝線給出的封裝結構調整各模塊中器件和焊盤的位置。

2 電路分析、仿真結果以及版圖設計

2.1 基準電壓模塊

電路如圖1所示，當V3開始給整個電路供電時，隨著V3的升高，Q58先導通，從而使Q60導通，Q57、Q58構成達林頓管。Q60的導通，使得鏡像電流源Q59-1和Q59-2導通，開始為Q56，Q53，R33組成的能隙基準源供電，并最終在Q38的基極上產(chǎn)生1.25V的基準電壓。基準電壓產(chǎn)生后，Q61的B極電位為1.9V左右，高于Q60的B極電位（1.4V），所以，Q60截止。R31，Q57，Q58，Q60組成了基準電壓部分的啟動電路。

基準電壓模塊中的關鍵器件：

（1）Q53和Q56的面積比要嚴格匹配，R33的大小影響基準電壓值。

（2）R27、R28匹配。

基準電壓模塊的版圖設計：根據(jù)隔離區(qū)劃分標準，集電極電位相同晶體管可以放在同一個隔離區(qū)內(nèi)，將基準電壓模塊電路圖劃分成10個隔離區(qū)。然后在各個隔離區(qū)內(nèi)設計器件。

2.1.1 晶體管的設計

設計芯片一般情況下先調整晶體管的尺寸。雖然將晶體管的尺寸調到最小，會增大串聯(lián)器件的電阻和增大時間常數(shù)，但是可以減小芯片面積，權衡利弊，縮小器件尺寸所帶來的好處要遠遠大于它所帶來的壞處。設計晶體管版圖，首先要設計出一個最小尺寸的晶體管，這個最小尺寸的晶體管是根據(jù)本工藝線的工藝水平定出來的，本設計中最小尺寸晶體管的發(fā)射極面積是14×14μm2，然后在這個基礎上考慮圖形最小間距，逐步套合成一個最小尺寸的晶體管，也就是單位管。

根據(jù)對電路的分析、仿真，計算出電路圖中所有晶體管發(fā)射區(qū)的尺寸，以單位管為標準，將計算出的發(fā)射區(qū)面積都表示為單位管的N倍。然后根據(jù)單位管的尺寸和本條工藝線所給出的最小設計規(guī)則，設計出各個晶體管的版圖。

2.1.2 電阻的設計

根據(jù)不同類型的電阻具有不同的方塊電阻，將大阻值的電阻設計為注入電阻，小阻值的電阻設計為擴散電阻，更大阻值的電阻設計為夾層電阻。

根據(jù)電阻公式：

可以根據(jù)工藝線的端頭修正因子和版圖中的布局情況電阻的形狀和拐角個數(shù)。模塊中共有15個電阻，經(jīng)過計算分析，其中有一個是基區(qū)擴散電阻，其余的是注入電阻，方塊電阻數(shù)全部標注在電路圖中。

2.1.3 電容的設計

模塊中只有一個電容，電容值為2pF，根據(jù)式（2）可以算出電容面積為：

算出電容的面積后，將這個電容做成梳狀電容，使P區(qū)和N區(qū)的重迭面積為5000 就可以滿足電容值為2pF的要求。

將電路圖中的每個器件設計好之后，對比電路圖，符合低風險合并規(guī)則的器件可以合并以減少面積。然后再參考電路圖進行布線?；鶞孰妷耗K版圖設計如圖2所示。

2.2 霍爾效應管輸入模塊

電路如圖3所示，Q108的基極為其輸出信號?；魻栃墚a(chǎn)生的信號從PIN5進入（V1），直接傳給Q113的B極，Q113的B極與Q119的B極電位進行比較。當霍爾效應管產(chǎn)生的信號為高時，Q113極的B極電位為高，高于Q119的B極電位，所以，Q119導通，Q113截止。Q119的導通，使得Q111的B極電位為高，導通，從而將Q120-2的電流全部拉走，使得沒有電流從Q108、Q112和R75中流過，此時模塊的輸出（Q108的基極）為低，約為0V。反之，上述各管子工作狀態(tài)相反，模塊輸出為高，約為0.7V。Q114、Q115和D4組成了一個過壓保護，使從霍爾效應管輸入的信號不會過高，將其上限限定為（Vcc+2.1）V?；魻栃茌斎腚娐纺K版圖設計如圖4所示。

3 版圖驗證

完成版圖設計的電路性能由于諸多物理因素的介入，與邏輯設計、電路設計的結果相比，會有一定的變化，因此必須對版圖進行驗證，主要包括幾何設計規(guī)則檢查（DRC），電學規(guī)則檢查（ERC），網(wǎng)表一致性檢查（LVS），電路功能和性能驗證（后仿真）等部分。這些檢查工作能為電路的版圖設計的正確性提供依據(jù)。本設計對繪制完的版圖進行了DRC和LVS驗證。

4 結論

這款電打火控制芯片的設計成功，填補了國內(nèi)類似芯片的設計空白，更重要的是這款芯片的所有元器件幾乎都采用最小設計尺寸，使芯片面積、功耗最小，從而提高了芯片的利用率，節(jié)省了設計成本。

參考文獻

[1]陳赟.大規(guī)模集成電路自動布局布線設計方法研究[D].成都：電子科技大學，2003.

[2]陳金松.模擬集成電路（原理、設計、應用）[M].北京：中國科學技術大學出版社，1997：93-115.

[3]P.R.Gray，R.G.Meyer.Analysis and Design of Analog Integrated Circuit[M].北京：高等教育出版社，2003.240-248.

[4]黃禎.雙極電流型脈寬調制器的研究與設計[D].西安：西安電子科技大學，2007.

[5]趙璐.一種電源管理芯片的保護電路設計[D].成都：電子科技大學，2007.

[6]Jiren Yuan，Christer Svensson.Principle of CMOS Circuit Power-Delay Optimization with Transistor Sizing[J].Circuits and Systems，1996.ISCAS “96，Connecting the World”，1996 IEEE International Symposium on Volume 1，12-15 May 1996：637-640.

[7]Bradley S.Carlson，Suh-Juch Lee.Delay Optimization of Digital CMOS VLSI Circuit by Transistor Reordering[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and System，1995，Vol.14（10）：1183-1192.