摩爾定律的過去、現(xiàn)在和未來

戴錦文，繆小勇（南通富士通微電子股份有限公司，江蘇 南通 226006）

摩爾定律的過去、現(xiàn)在和未來

戴錦文，繆小勇
（南通富士通微電子股份有限公司，江蘇 南通 226006）

摘 要：分析研究了半導(dǎo)體技術(shù)摩爾定律的過去、現(xiàn)在和未來，重點分析了摩爾定律的產(chǎn)生、發(fā)展以及在基礎(chǔ)物理、光刻、制造成本及功耗等方面的困難和挑戰(zhàn)。同時討論了“超越摩爾定律”的發(fā)展方向、適應(yīng)領(lǐng)域范圍，以及摩爾定律在未來的可能實現(xiàn)方式。

關(guān)鍵詞：摩爾定律；芯片尺寸極限；超越摩爾定律；beyond CMOS

1　引言

摩爾定律是由英特爾（Intel）創(chuàng)始人之一戈登?摩爾（Gordon Moore）在搜集1959年至1965年集成電路上晶體管數(shù)量的數(shù)據(jù)基礎(chǔ)上，于1965年4月提出的[1]。其內(nèi)容為：當價格不變時，集成電路上可容納的元器件數(shù)目，約每隔18～24個月便會增加一倍，性能也將提升一倍。

最新的研究表明，“摩爾定律”的時代將會退出，因為研究和實驗室的成本十分高昂，而有財力投資在創(chuàng)建和維護芯片工廠的企業(yè)很少。芯片制程也越來越接近半導(dǎo)體的物理極限，將難以再縮小下去。預(yù)計定律將持續(xù)到2017—2020年。

本文對摩爾定律的過去、現(xiàn)在進行了闡述，并進一步預(yù)測和分析了摩爾定律在未來可能發(fā)生的變化。

2　摩爾定律的過去

2.1摩爾定律的產(chǎn)生

1959年，美國著名半導(dǎo)體廠商仙童公司首先推出了平面型晶體管，緊接著于1961年又推出了平面型集成電路。這種平面型制造工藝是在研磨光滑平整的硅片上，采用一種所謂“光刻”的技術(shù)來形成半導(dǎo)體電路的元器件，如二極管、三極管、電阻和電容等。

“光刻”的精度不斷提高，元器件的密度也會相應(yīng)提高，因而具有極大的發(fā)展?jié)摿?。因此平面工藝被認為是“整個半導(dǎo)體的工業(yè)鍵”，也是摩爾定律問世的技術(shù)基礎(chǔ)。

1961年4月25日，第一個集成電路專利被授予羅伯特?諾伊斯。最初的晶體管對收音機和電話而言已經(jīng)足夠，但是新的電子設(shè)備要求規(guī)格更小的晶體管，即集成電路。

1965年摩爾定律誕生。當時，戈登?摩爾在《電子雜志》特刊中預(yù)測：每個新芯片大體上包含其前任兩倍的容量，每個芯片的產(chǎn)生都是在前一個芯片產(chǎn)生后的18～24個月內(nèi)。

2.2摩爾定律的驗證

1975年，在一種新出現(xiàn)的電荷前荷器件存儲器芯片中，的確含有將近65000個元件，與1965年摩爾的預(yù)言一致。另據(jù)Intel公司公布的統(tǒng)計結(jié)果，單個芯片上的晶體管數(shù)目，從1971年4004處理器上的2300個，增長到1997年P(guān)entium II處理器上的7.5百萬個，26年內(nèi)增加了3200倍。如果按“每兩年翻一番”的預(yù)測，26年中應(yīng)包括13個翻番周期，每經(jīng)過一個周期，芯片上集成的元件數(shù)應(yīng)提高2n倍（0≤n≤12），因此到第13個周期即26年后元件數(shù)與實際的增長倍數(shù)3200倍可以算是相當接近了。

1994年初，美國LSI公司研制成功集成度達900萬個晶體管的邏輯芯片；1997年，Intel推出了包含750萬個晶體管的奔騰處理器，這款新產(chǎn)品集成了Intel MMX媒體增強技術(shù)，專門為高效處理視頻、音頻和圖形數(shù)據(jù)而設(shè)計。1998年3月，英特爾公司制成包含702億個晶體管的集成電路芯片，這表明集成度這一微電子技術(shù)的重要指標在不到40年內(nèi)便提高了7000萬倍；2003年單位芯片的晶體管數(shù)目與1963年相比增加了10億倍；2004年，Intel推出在新的直徑為300 mm的晶圓片（晶圓片尺寸一般十年翻一番）上能夠刻出容納5億個晶體管的芯片；2005年，芯片所含晶體管數(shù)高達幾十億只，頻率也高達幾千兆；2007 年11月，英特爾共發(fā)布了16款Penryn處理器，主要面向服務(wù)器和高端PC。這些產(chǎn)品采用了更先進的45 nm生產(chǎn)工藝，其中最復(fù)雜的一款擁有8.2億個晶體管。英特爾上一代產(chǎn)品主要采用65 nm生產(chǎn)工藝，最復(fù)雜的一款處理器擁有5.82億個晶體管； 2010年，三星公司實現(xiàn)了30 nm制程內(nèi)存芯片量產(chǎn)；Intel于2011年推出了含有10億個晶體管、每秒可執(zhí)行1千億條指令的芯片；2015年，三星公司為蘋果公司大規(guī)模量產(chǎn)14 nm的A9移動處理器。2015年7月，IBM做出了7 nm芯片，利用的材料是硅鍺而不是硅。該項突破性成果，具備了在指甲蓋大小的芯片上放置200億只晶體管的能力。而芯片能夠為各種智能設(shè)備提供計算能力，小到智能手機，大到宇宙飛船。

2.3摩爾定律的意義

“摩爾定律”歸納了信息技術(shù)進步的速度，對集成電路發(fā)展趨勢的分析預(yù)測是準確而難能可貴的。

“摩爾定律”對整個世界意義深遠。在回顧四十多年來半導(dǎo)體芯片業(yè)的進展并展望其未來時，信息技術(shù)專家們認為，在以后一段時間，“摩爾定律”可能還會適用。但隨著晶體管電路逐漸接近性能極限，這一定律終將走向極限。四十多年中，半導(dǎo)體芯片的集成化趨勢一如摩爾的預(yù)測，推動了整個信息技術(shù)產(chǎn)業(yè)的發(fā)展，進而給千家萬戶的生活帶來變化。

3　摩爾定律的現(xiàn)在

3.1摩爾定律面臨的挑戰(zhàn)

在摩爾的眼里，摩爾定律所揭示的速度是不可能永遠持續(xù)下去的[2]。一些文章認為摩爾定律將會因為漏電流和高溫被終結(jié)[3]。

3.1.1 芯片尺寸極限

現(xiàn)有的硅芯片在未來5年內(nèi)將可能達到物理極限，其單個晶體管的大小將達原子級，這將是一個真正的物理極限。目前，大規(guī)模芯片生產(chǎn)已普遍達到40 nm工藝，28 nm工藝規(guī)模也逐漸在擴大，三星和英特爾14 nm工藝也已經(jīng)研發(fā)出來，并已成功用于蘋果的移動處理器。微電子工業(yè)發(fā)展每下一步的線寬大約是前一步的0.7倍，因而14 nm的下一步是9.8 nm，我們已經(jīng)逐步逼近原子極限。如果芯片生產(chǎn)仍然能以3年翻一番的速度發(fā)展，那么在幾年之后，就必然會面臨硅芯片技術(shù)的物理極限。

3.1.2 漏電流

當“柵極”的長度小于5 nm 時，將會產(chǎn)生隧道效應(yīng)，即由于源極和柵極很近，電子會自行穿越通道，從而造成“0”、“1”邏輯錯誤。Intel的研究結(jié)果證明，隧道效應(yīng)不管晶體管材質(zhì)的化學(xué)特性怎樣都會發(fā)生，當縮小晶體管尺寸到了一定程度時，必會產(chǎn)生隧道效應(yīng)。

3.1.3 功耗和散熱

毫無疑問，處理器的功耗密度不可能無限地提高。盡管可能通過諸多方式來降低功耗，但都不可能從根本上解決這一問題。

3.1.4 成本

芯片制造設(shè)備成本的上升也給摩爾定律的延續(xù)帶來了壓力。IBM研究人員Carl Anderson提出“摩爾定律即將沒電”的觀點，認為IT行業(yè)的指數(shù)增長現(xiàn)象都已經(jīng)走到了盡頭。因為越來越多的設(shè)計人員發(fā)現(xiàn)，日常應(yīng)用并不需要時下最新的架構(gòu)設(shè)計以及最高端的芯片，而高額的研發(fā)費用以及生產(chǎn)線的更新也僅有少數(shù)公司可以承受。

3.2超越摩爾定律

基于摩爾定律面臨的困境與挑戰(zhàn)，業(yè)界提出了“More-Than-Moore”（簡稱MTM，即“超越摩爾定律”），試圖通過更多的途徑來維護摩爾定律的發(fā)展趨勢，并且從摩爾定律的“更多更快”，發(fā)展到MTM的“更好更全面”。

“超越摩爾定律”可以分為晶圓制造集成（例如SoC、芯片/晶圓堆疊等前、中端工藝）和封裝（例如SiP、混合組裝等后端工藝）兩個分領(lǐng)域。用戶定制、多品種、小批量是“超越摩爾定律”面臨的主要問題[4]。

摩爾定律在Logic類和Memory類集成電路的發(fā)展中提出并得到驗證，而MTM則適用于更多類型的集成電路，如Analog、RF、Image Sensor、Embedded DRAM、Embedded FLASH、MEMS、High Voltage等，通過改變基礎(chǔ)的晶體管結(jié)構(gòu)（SOI、FIN-FET）、各類型電路兼容工藝、先進封裝（晶圓級封裝、SiP、3D多芯片封裝）等技術(shù)，使一個系統(tǒng)級芯片能支持越來越多的功能，同樣可以降低芯片的成本、提高電路的等效集成度。2014年，通富微電公司率先在國內(nèi)實施了305 mm、28 nm先進封裝量產(chǎn)全制程，大幅降低芯片封裝的成本。

“More-Than-Moore”延續(xù) CMOS的整體思路，在器件結(jié)構(gòu)、溝道材料、連接導(dǎo)線、高介質(zhì)金屬柵、架構(gòu)系統(tǒng)、制造工藝等方面進行創(chuàng)新研發(fā)，沿著摩爾定律一路 scaling（每兩年左右晶體管的數(shù)目翻倍）。

估算公式為：L=S ? L，P=S2? P，г=S ? г，where S=0.7 per3/2 years L是特征尺寸（就是 22 nm、14 nm、10 nm 等等），P 是相應(yīng)的能耗，г是傳播延時。

同樣，“More-Than-Moore”存在的挑戰(zhàn)仍在于無法承受的能耗密度、原子尺度的物理限制、制程、器件的不穩(wěn)定性和偏差、比例縮小并沒有帶來實質(zhì)的性能提升（每次乘 0.7 或0.72，后面得到的值之間的差越來越?。┮约案甙旱难邪l(fā)和制造成本。

3.3近期取得的突破性研究成果

2012年10月28日，美國IBM研究所科學(xué)家宣稱，最新研制的碳納米管[5]芯片符合了“摩爾定律”周期，依據(jù)摩爾定律，計算機芯片每18個月集成度翻番，價格減半。傳統(tǒng)的晶體管是由硅制成，然而2011年來硅晶體管已接近了原子等級，達到了物理極限，由于這種物質(zhì)的自然屬性，硅晶體管的運行速度和性能難有突破性發(fā)展。

IBM公司的研究人員在一個硅芯片上放置了1萬多個碳納米晶體管，碳納米晶體管的電子比硅質(zhì)設(shè)備運行得更快。它們也是晶體管最理想的結(jié)構(gòu)形式。這些優(yōu)異的性能將成為替代硅晶體管的原因，同時結(jié)合新芯片設(shè)計架構(gòu)，未來將使微型等級芯片實現(xiàn)計算機創(chuàng)新。

4　摩爾定律的未來

現(xiàn)在集成電路正在逐漸逼近尺寸和計算能力的極限，這可能意味著嚴格定義上的摩爾定律的結(jié)束。但是我們還有大量新技術(shù)在等待時機接替上來，就像集成電路對分立晶體管、晶體管對真空管做的那樣。其中最可能的大概就是以今天的GPU為代表的并行計算了。并行計算不僅能在圖形處理上給計算性能帶來顯著的提升，而且也能為針對多處理器內(nèi)核的應(yīng)用程序提供強有力的性能支持。還有就是量子計算，但目前還沒有一臺有實用價值的機器出現(xiàn)。當然，還有那些各種各樣的新物理計算機架構(gòu)，從光計算到石墨烯等。目前正在研究超越CMOS的新型器件，包括很多可以實現(xiàn)非硅內(nèi)存器件和邏輯開關(guān)的技術(shù)，比如自旋電子器件(Spintronic Storage)、納米管(Carbon Nanotubes)、納米線(Nanowires)和分子電子器件(Molecular Electronics)等[6]。

4.1隧道場效應(yīng)晶體管 (TFET)

TFET主要應(yīng)用量子力學(xué)的隧穿原理，直接穿越source和drain間的屏障而不是擴散過去。

優(yōu)勢在于實現(xiàn)低電源電壓、低功耗以及更好的次臨界擺幅與 CMOS 工藝兼容。挑戰(zhàn)在于低飽和電流對提高內(nèi)部電場的柵極電壓控制度有難度以及界面態(tài)的問題（在傳送和接收端都需要足夠高的界面密度來為載子提供能量充足的位置）。

4.2納米機電開關(guān) (NEMS)

圖1 納米機電開關(guān)模型

NEMS是MEMS 的進階版，用圖1所示的懸梁臂作為機械開關(guān)。

優(yōu)勢在于理論上可以做到零泄漏電流和亞閾值擺幅，對溫度的敏感度低，對電磁沖擊免疫，與CMOS工藝兼容；挑戰(zhàn)在于由于懸梁臂的機械動作帶來較低的開啟關(guān)閉速度，納米級接觸的可靠性，表面力產(chǎn)生的突刺，受到隧穿效應(yīng)限制的比例縮放，高吸和電壓。

4.3單電子晶體管 (SET)

柵端電壓控制穩(wěn)定狀態(tài)間的調(diào)諧，實現(xiàn)“島”上單一電子的增或減。

優(yōu)勢有高速、高器件密度、高能效、可能帶來新奇的功能和應(yīng)用以及與 CMOS 工藝兼容；挑戰(zhàn)有尺寸

圖2 單電子晶體管工作原理

與溫度的權(quán)衡、低增益、較大的閾值電壓變化、寄生電容、低輸出電流、高輸出阻抗、有限的扇出數(shù)、較低的抗噪聲能力以及尚未完全成熟的制造工藝。

4.4量子元胞自動機（Quantum Cellular Automata）

圖3 量子元胞自動機工作原理

通過改變元胞編排結(jié)構(gòu)來表示二進制。相鄰的元胞由于庫侖耦合效應(yīng)趨向于對齊一致，從而實現(xiàn)信息的傳遞。已有通過實驗演示的半導(dǎo)體、分子、磁性點類型的量子元胞自動機提供了低功耗、新型信息處理方式、傳輸機制以及多數(shù)決操作。QCA量子電路是未來實現(xiàn)量子計算機的技術(shù)之一。

挑戰(zhàn)在于工作溫度的限制以及在極端尺寸下的圖形構(gòu)造。

4.5原子開關(guān)（Atomic Switch）

原子開關(guān)基于兩電極間的金屬原子橋的形成與湮滅，從而形成門（相當于柵極）控開關(guān)模式。

圖4 原子開關(guān)模型

優(yōu)勢：高擴展性，低操作電壓和能耗，作為記憶體的雙端器件應(yīng)用時與conductive-bridge RAM （CBRAM）類似，相對來說存在低制造成本的可能，3D 堆疊結(jié)構(gòu)。

挑戰(zhàn)：需要提高三端器件所具有的性能（速度、耐久度、均勻度），穩(wěn)定性和高可變性需要被考量，速度由電極活性表面的離子輸運和電化學(xué)反應(yīng)決定，需要對工作機制有更深入的了解。

4.6自旋場效應(yīng)晶體管（SpinFET）

利用電子的自旋方向來攜帶信息。相關(guān)技術(shù)也是未來實現(xiàn)量子計算機的技術(shù)之一。

優(yōu)勢：旋轉(zhuǎn)的自由度使額外的信號調(diào)制和控制成為可能，具有場效應(yīng)晶體管的結(jié)構(gòu)且與 CMOS 工藝兼容，理論上有更小的傳輸耗散，無揮發(fā)性，可編程性。

挑戰(zhàn)：磁性材料及其制造工藝，需要高效率的自旋注入和偵測來實現(xiàn)足夠多的開/關(guān)比例，自旋軌道間的柵極調(diào)制的強度，自旋弛豫及其壽命。

4.7石墨烯場效應(yīng)晶體管（Graphene FET）

石墨烯場效應(yīng)晶體管是蜂窩狀的單原子碳結(jié)構(gòu)。優(yōu)勢：高遷移率（有構(gòu)造更快速 FET 的潛力）；挑戰(zhàn)：帶有電壓增益的電路結(jié)構(gòu)難以實現(xiàn)，石墨烯沒有帶隙（band gap），開/關(guān)電流比欠佳，所以這方面也有各種各樣的研究嘗試。

4.8碳納米管場效應(yīng)晶體管（CNT）

碳納米管是由石墨烯薄片卷起來的納米級直徑的圓管。

優(yōu)勢：在RF電路中的應(yīng)用較有前景，在表面的一維輸運，可實現(xiàn)極佳的溝道控制和高線性度（Id～Vgs），較大的平均自由程，有地熱噪聲以及操作在 THz 頻率的潛力。

挑戰(zhàn)：現(xiàn)有實現(xiàn)的高性能碳納米場效應(yīng)晶體管內(nèi)是有金屬噴鍍的，需要設(shè)法擺脫；一個碳納米管只能承載 10～30 μA 的電流，因此需要幾百個碳納米管來達到 mA 級別的漏端電流；已有碳納米場效應(yīng)晶體管在1.3 GHZ處有11 dB的增益；大規(guī)模制造工藝仍有待發(fā)展。

4.9納米線場效應(yīng)晶體管（Nanowire FET）

優(yōu)勢：相比CMOS，對載子/溝道有更好的控制；當直徑很小（幾個納米）時，有一維（彈道）的傳輸效果；相比CMOS有大約4倍的速度提升；環(huán)形柵在高速器件中很有前景。

挑戰(zhàn)：可靠度和器件的可復(fù)制性；達到mA級別的電流需要很多單一器件的排列；仍未有RF應(yīng)用的實現(xiàn)。

5　結(jié)論

由本文的研究分析可以得出，目前集成電路的發(fā)展還在遵循摩爾定律，但在未來幾年后，摩爾定律將可能會以另外的形式出現(xiàn)，集成電路性能提升的方式可能會發(fā)生改變。“摩爾定律”的本質(zhì)實際上是對人類創(chuàng)造力的一種肯定，是對人類社會發(fā)展過程中所經(jīng)歷的信息化革命的時段推測的理論指導(dǎo)。人類利用自然、改造自然的愿望永遠沒有止境，創(chuàng)新也不會有止境。只要人們能夠在改造世界的步伐中不局限于已有的事物，而是不斷地去創(chuàng)造和突破，“摩爾定律”就會延續(xù)下去，就不會終結(jié)。相信在不久的未來，人類在集成電路領(lǐng)域一定能夠找到一種全新的方式，使得電子信息產(chǎn)業(yè)繼續(xù)向前發(fā)展。

參考文獻：

[1] Nam Sung Kim. Leakage current：Moore’s Law Meets Static Power[J]. The IEEE Computer Society, 2003,12: 68-75.

[2] 沈建苗. 摩爾定律是否有未來[J]. 微電腦世界，2011，（9）：12-15.

[3] 齊書陽. 摩爾定律會終結(jié)嗎[J]. 電腦愛好者，2013，（8）.

[4] 賴凡. 第十七屆全國半導(dǎo)體集成電路、硅材料學(xué)術(shù)會議[C]. 三亞，2011.9-12.

[5] 楊蕊，程博聞，康衛(wèi)民，等. 碳納米管的功能化及其在復(fù)合材料中的應(yīng)用[J]. 材料導(dǎo)報，2015, 29(7): 47-51.

[6] 陳自強. 戰(zhàn)勝CMOS Scaling的研究挑戰(zhàn)：半導(dǎo)體業(yè)發(fā)展方向[J]. 中國集成電路，2007，16（1）：20-23.

The Past, Present and Future of Moore's Law

DAI Jinwen, MIAO Xiaoyong
(NantongFujistu Microelectronics Co., Ltd, Nantong 226006, China)

Abstract:The past, present and future of semiconductor technology Moore's law are analyzed in the paper, focus on the formation and development of Moore's law and the diffi culties and challenges in basic physics, lithography, manufacturing cost and power consumption,and discussed the development direction and the scope of adaptation of " More-Than-Moore ", and Moore's law in the future.

Keywords:moore's law; chip size limit; more-than-Moore; beyond CMOS

中圖分類號：TN303

文獻標識碼：A

文章編號：1681-1070（2015）10-0030-05

收稿日期：2015-9-2

作者簡介：

戴錦文（1961—），男，江蘇南通人，通富微電項目辦主任，江蘇省半導(dǎo)體行業(yè)協(xié)會副秘書長，長期從事半導(dǎo)體行業(yè)分析、科技項目管理工作。