應(yīng)用于諧振式微懸臂梁接口電路的鎖相環(huán)設(shè)計(jì)*

張 博, 趙宏亮, 馮佳杰, 劉興輝, 宦鼎來, 趙 野

(1.遼寧大學(xué) 物理學(xué)院,遼寧 沈陽 110036；2.中國科學(xué)院 微電子研究所,北京 100029；3.北方工業(yè)大學(xué),北京 100043)

0 引 言

諧振式傳感器是利用諧振元件將被測參量轉(zhuǎn)換為頻率信號的一種傳感器。當(dāng)被測參量發(fā)生變化時(shí),振動(dòng)元件的固有頻率會隨之改變,通過相應(yīng)的檢測電路,就可以得到與被測參量成一定關(guān)系的電信號[1]。傳感器信號本身無法被檢測到,必須具有外圍接口電路為其提供必要的信號放大、處理及驅(qū)動(dòng)等電路功能,接口電路的性能決定了傳感器的精度。隨著環(huán)境監(jiān)測、醫(yī)療電子、紅外探測、戰(zhàn)場感知等對小型化、低功耗、快速響應(yīng)、高精度、高可靠的新一代傳感器的需求不斷增長,研究開發(fā)相匹配的高性能接口電路也變得十分迫切和突出。

1 諧振式微懸臂梁傳感器接口電路

諧振式微懸臂梁傳感器的輸出信號很微弱,文獻(xiàn)[2]通過將信號濾波、放大處理等電路搭建成板級接口電路以滿足傳感器閉環(huán)系統(tǒng)的要求,其鎖相功能采用MAX038信號發(fā)生器實(shí)現(xiàn)；文獻(xiàn)[3]設(shè)計(jì)了基于FPGA的數(shù)字鎖相環(huán)(phase-locked loop,PLL)的閉環(huán)接口電路；徐善軒等人設(shè)計(jì)的諧振式微懸臂梁便攜式氣體檢測儀中通過數(shù)字信號處理芯片DSP28335實(shí)現(xiàn)軟件鎖相的功能[4]；PLL是實(shí)現(xiàn)頻率捕獲和跟蹤微懸臂梁的閉環(huán)電路關(guān)鍵部分,但由于板級電路存在寄生電容、電阻、電磁環(huán)境等噪聲的影響可能會將微小信號淹沒或者產(chǎn)生較大誤差。為了得到更高質(zhì)量的傳感器信號,本文利用MEMS-CMOS兼容工藝將鎖相環(huán)等外接處理電路與懸臂梁傳感器模塊集成到同一個(gè)芯片中,懸臂梁發(fā)生彎曲振動(dòng)時(shí),壓阻拾振電橋中的壓敏電阻Rsensor將產(chǎn)生微小的變化,輸出與懸臂梁振動(dòng)頻率一致的電壓信號Vo,通過前級電路放大、移相、整形等電路,與接口電路形成閉環(huán),其整體電路架構(gòu)如圖1所示。

圖1 諧振式微懸臂梁傳感器接口電路

2 改進(jìn)型鎖相環(huán)電路設(shè)計(jì)

鎖相環(huán)應(yīng)用比較廣泛,可作為鑒頻、鑒相、時(shí)鐘恢復(fù)、頻率合成、時(shí)鐘生成等電路[5],在鎖相環(huán)反饋回路中,鑒頻鑒相器對參考時(shí)鐘與反饋時(shí)鐘比較產(chǎn)生相位差值信號,電荷泵和環(huán)路濾波器將信號處理為電壓信號控制壓控振蕩器,使輸出時(shí)鐘鎖定為參考時(shí)鐘的N倍[6]。

2.1 鑒頻鑒相器與電荷泵電路設(shè)計(jì)

鑒頻鑒相器(PFD)如圖2(a)所示,將輸入相位差值轉(zhuǎn)換成Up和Dn信號,通過在與門輸出端增加特定的延遲單元,有效避免相位差較小時(shí),輸出信號沒有足夠的時(shí)間建立穩(wěn)定的電流,而產(chǎn)生的“死區(qū)”問題。電荷泵(CP)如圖2(b)采用電流轉(zhuǎn)向型結(jié)構(gòu),由軌到軌運(yùn)放構(gòu)成的單位增益緩沖器使電荷泵輸出端電壓始終與輸出端電壓保持一致,解決了開關(guān)管源極到襯底寄生電容充放電造成的電荷共享問題。在輸出電壓0.38～4.66 V范圍內(nèi),可以實(shí)現(xiàn)充放電電流很好的匹配,電流失配小于1 %,滿足抑制電流失配的要求。

圖2 鑒頻鑒相器與電荷泵電路

2.2 一種改進(jìn)型壓控振蕩器電路設(shè)計(jì)

普通的環(huán)形振蕩器的調(diào)節(jié)范圍較窄,并且晶體管等的寄生電容進(jìn)一步限定了調(diào)節(jié)范圍,本文設(shè)計(jì)改進(jìn)的壓控振蕩器電路,由調(diào)整電路、環(huán)形壓控振蕩電路和輸出緩沖電路三個(gè)模塊構(gòu)成。

考慮速度、功耗以及抗噪聲能力等因素的情況下,本文設(shè)計(jì)的壓控振蕩器VCO由三級級聯(lián)的差動(dòng)對構(gòu)成及延遲單元如圖3所示。PMOS管M3和M4工作在深三極管區(qū)充當(dāng)負(fù)載電阻,其值由VC控制,實(shí)現(xiàn)延遲時(shí)間可調(diào),額外的M5和M6由輸入驅(qū)動(dòng),將每個(gè)輸出結(jié)點(diǎn)拉至電源電壓,即使ISS變化較大時(shí)也能產(chǎn)生相對恒定的輸出擺幅[7]。同時(shí),尾電流源ISS由調(diào)整電路輸出Ibias經(jīng)過偏置電路產(chǎn)生,通過調(diào)節(jié)片外電阻控制尾電流ISS改變壓控振蕩器的中心頻率。則此延遲單元電路即實(shí)現(xiàn)了控制電壓VC對其延遲時(shí)間的控制,又實(shí)現(xiàn)了通過尾電流源ISS的控制調(diào)節(jié)振蕩器輸出頻率。

圖3 三級壓控振蕩器電路及其延遲單元結(jié)構(gòu)

2.3 正弦輸出電路設(shè)計(jì)

由于懸臂梁傳感器的激勵(lì)信號為正弦波信號,而前級整形電路輸出為方波信號,為了使懸臂梁更好地自激振蕩并且避免信號失真引起的誤差,在鎖相環(huán)的輸出端設(shè)計(jì)方波轉(zhuǎn)換正弦電路,并限制其輸出幅度為400 mV,其結(jié)構(gòu)如圖4所示。首先通過前級對鎖相環(huán)輸出方波信號PLLOUT積分為三角波信號,通過結(jié)型場效應(yīng)管差分放大器結(jié)構(gòu),設(shè)計(jì)合適的共模電平值以及濾波器值,使差分輸入管工作在飽和區(qū),根據(jù)其傳輸函數(shù),輸出電流i=IK[X/(1+X2)][8],IK為差分輸入對管尾電流源電流值,X為歸一化的差分輸入電壓值,與i=IK×0.5sin(π·X/2)公式相對比,使得輸出電流將輸入電壓轉(zhuǎn)換為近似平滑的相同頻率正弦波,通過電阻將電流值轉(zhuǎn)換為正弦電壓波形。

圖4 正弦輸出電路結(jié)構(gòu)

3 芯片測試

相環(huán)PLL等外圍接口電路以及MEMS懸臂梁的整體芯片顯微照片如圖5(a)所示,分別標(biāo)注了鎖相環(huán)PLL電路和諧振式微懸臂梁模塊。

分別測試輸入為110 kHz和170 kHz頻率的方波信號,示波器輸出波形如圖5(b)所示,對于測試信號均實(shí)現(xiàn)鎖定,并且輸出幅值約為398 mV,滿足自激振蕩需求。鎖相環(huán)鎖定范圍優(yōu)于文獻(xiàn)[3]接口電路中基于FPGA的數(shù)字鎖相環(huán),跟蹤范圍更寬,檢測數(shù)據(jù)更加精確,不宜失鎖。

圖5 整體芯片顯微鏡照片與鎖相環(huán)輸出波形

4 結(jié) 論

對于小體積、輕重量、高精度、高可靠和環(huán)境適應(yīng)能力強(qiáng)的新一代傳感器的需求,本文基于SOI工藝設(shè)計(jì)了應(yīng)用于諧振式MEMS微懸臂梁傳感器接口電路的鎖相環(huán)電路,將傳感器模塊以及接口電路整體基于SOI制造工藝集成到同一芯片,通過改進(jìn)經(jīng)典電荷泵鎖相環(huán)中壓控振蕩器的結(jié)構(gòu),實(shí)現(xiàn)更寬范圍的頻率鎖定。結(jié)合整體芯片測試,當(dāng)外部輸入信號頻率處于100～180 kHz范圍內(nèi)時(shí),鎖相環(huán)實(shí)現(xiàn)了連續(xù)鎖定,并且輸出幅值約為400mV的正弦波,適用于微懸臂梁傳感器接口電路設(shè)計(jì),可以實(shí)現(xiàn)對傳感器輸入信號的精確跟蹤。對比文獻(xiàn)[1～4]采用的板級電路,更加便攜小型化,抗干擾能力更強(qiáng),檢測數(shù)據(jù)更加精確。