一種數(shù)?；旌系牡皖l鋸齒波電路設(shè)計

何勇杰,孫 江,葉文霞,陳寧鍇,劉 炳

(西南交通大學(xué) 信息科學(xué)與技術(shù)學(xué)院,四川 成都 611756)

鋸齒波是電路設(shè)計中常見波形之一。其波形先呈固定斜率上升,隨后垂直下降,循環(huán)往復(fù)。其波形類似鋸子的鋸齒,故被命名為鋸齒波。

鋸齒波常用于掃描電路,如屏幕圖像的顯示電路。也可和比較器組合生成PWM 波,用于偏置晶體管基極或MOS 管柵極,達(dá)到調(diào)節(jié)輸出的目的。PWM 是數(shù)字信號控制模擬量的有效途徑,廣泛應(yīng)用在測量、通信、電機控制和LED 顯示等許多領(lǐng)域中[1-2]。

采用數(shù)?；旌戏绞皆O(shè)計的電路可以通過時鐘的切換,將不同的電壓按時序依次釋放,便可得到電壓隨時間變化的信號。將不同的電壓有序排列,并加入計數(shù)器和反饋電路實現(xiàn)對時鐘的自定義計數(shù)和清零,即可生成梯形鋸齒波。通過調(diào)節(jié)時鐘頻率、反饋節(jié)點和電壓值,便可以調(diào)節(jié)梯形鋸齒波的周期和幅值[3-5]。和傳統(tǒng)方案相比,在生成大周期鋸齒波時所需的芯片面積更小,抗干擾能力更強,電路的移植性更好。

電子點火器即采用PWM 控制MOS 管柵壓的方式實現(xiàn)恒定輸出[6-7]。符合要求的PWM 波形需要特定頻率和幅值的鋸齒波來生成[8-10]。本文為此設(shè)計的鋸齒波生成電路采用數(shù)?；旌系姆绞?節(jié)約了芯片面積,降低了干擾,可以生成合適的鋸齒波供電子點火器使用。

1 傳統(tǒng)方案

傳統(tǒng)的模擬方案基本采用電容充放電方法生成鋸齒波,通過控制充放電電流的大小和充放電時長來調(diào)節(jié)鋸齒波的峰值和周期,原理如圖1。

圖1 電容充放電生成鋸齒波原理圖Fig.1 Schematic diagram of sawtooth wave generated by capacitor charging and discharging

傳統(tǒng)結(jié)構(gòu)滿足公式:

式中:T為鋸齒波的周期;C為電容的容值;Umax為電容充電上極板可達(dá)到的電壓最大值;I1為充電電流大小。

由式(1)可知,令Umax=VDD,則要想使得T增大,必須增大C或者減小I1。假設(shè)電流設(shè)置到μA 級,CMOS 工藝中電容通常取到pF 級,所以T的數(shù)量級通常在μs 級別。

電子點火器發(fā)熱絲工作時要求驅(qū)動信號周期為8～12 ms。按照傳統(tǒng)結(jié)構(gòu)要想把鋸齒波周期做到ms 級別,就需要減小電流到原來的幾千分之一或者增大電容為原來的幾千倍,電流越小就越容易受到干擾,電容增大就要耗費更多芯片面積。

所以傳統(tǒng)結(jié)構(gòu)無法滿足電子點火器PWM 波生成電路中對鋸齒波周期的要求。因此,本文電路針對此進(jìn)行創(chuàng)新改進(jìn)。

2 改進(jìn)后設(shè)計方案

圖2 為改進(jìn)后的電路設(shè)計架構(gòu)圖,采用數(shù)?；旌显O(shè)計,分為四個模塊:雙復(fù)位分頻器、數(shù)字譯碼器、電阻分壓網(wǎng)絡(luò)和濾波反饋網(wǎng)絡(luò)。雙復(fù)位分頻器將CLK信號分頻生成六路數(shù)字信號;數(shù)字譯碼器將六路數(shù)字信號譯碼后用于后續(xù)的電壓選擇;電阻分壓網(wǎng)絡(luò)生成不同的電壓,在數(shù)字譯碼器的輸出信號控制下按時序輸出電壓;濾波反饋網(wǎng)絡(luò)接收六路數(shù)字信號后采用數(shù)字邏輯反饋到分頻器,決定鋸齒波的周期大小和最大幅值[11-12]。

圖2 鋸齒波生成電路設(shè)計架構(gòu)圖Fig.2 Sawtooth wave generation circuit design architecture

2.1 雙復(fù)位分頻器

雙復(fù)位分頻器電路原理圖如圖3 所示,通過D 觸發(fā)器將CLK 信號分頻后得到S0～S5一系列信號。

圖3 雙復(fù)位分頻器電路原理圖Fig.3 Schematic diagram of double reset frequency divider

本電路中使用POR 上電復(fù)位信號和反饋信號雙重控制使能端[13],既能保證電路在上電時清零,減少上電過程中亞穩(wěn)態(tài)影響,又可以供用戶自定義調(diào)整計數(shù)范圍,設(shè)置不同的鋸齒波周期。

S0～S5各輸出端口頻率和CLK 頻率關(guān)系為:

式中:fSi為Si端口對應(yīng)的輸出頻率;i為端口的下標(biāo);fCLK為CLK 端口的輸入頻率。

2.2 數(shù)字譯碼器

數(shù)字譯碼器用來將分頻器生成的S0～S5六路數(shù)字信號譯碼為51 位獨熱信號和一位Yon信號,供后續(xù)的電阻分壓網(wǎng)絡(luò)使用[14],其電路原理圖如圖4。

圖4 數(shù)字譯碼器電路原理圖Fig.4 Schematic diagram of digital decoder circuit

數(shù)字譯碼器對應(yīng)譯碼真值見表1。隨著時鐘的變化,雙復(fù)位分頻器模塊生成的數(shù)字信號也在有規(guī)律切換。輸入數(shù)字譯碼器后,輸出信號Y1Y2…Y51Yon以獨熱碼的形式隨輸入信號切換。

表1 數(shù)字譯碼器真值表Tab.1 The truth table of digital decoder

2.3 濾波反饋網(wǎng)絡(luò)

濾波反饋網(wǎng)絡(luò)用來設(shè)置鋸齒波周期和電壓階數(shù),其電路設(shè)計如圖5。在電子點火器電路中,共分為51階,即鋸齒波的周期為CLK 的51 倍。所以濾波反饋網(wǎng)絡(luò)要保證圖4 中的S5S4S3S2S1S0六路數(shù)字信號在狀態(tài)為110011(對應(yīng)十進(jìn)制數(shù)51)時,反饋到分頻電路中將輸出端清零,同時將分壓網(wǎng)絡(luò)輸出電壓置零。

圖5 濾波反饋網(wǎng)絡(luò)電路原理圖Fig.5 Schematic diagram of filter feedback network

數(shù)字電路中,因為存在競爭冒險現(xiàn)象,在信號切換過程中會產(chǎn)生很多毛刺干擾,對后續(xù)電路的穩(wěn)定性造成極大威脅。本電路中加入濾波模塊,以消除干擾。RC 網(wǎng)絡(luò)電阻R為451 kΩ,電容Cmos為110 fF,將數(shù)字信號延時50 ns 后釋放,過濾掉脈沖寬度小于50 ns 的脈沖尖峰,增強抗干擾能力[15-16]。

在電子點火器電路設(shè)計中,CLK 為4.8 kHz,經(jīng)過51 個周期計數(shù)分頻后的頻率約為94 Hz,周期為10.6 ms,符合設(shè)計指標(biāo)。

2.4 電阻分壓網(wǎng)絡(luò)

本設(shè)計中采用的電阻分壓網(wǎng)絡(luò)為等比例電阻串聯(lián)分壓網(wǎng)絡(luò),結(jié)構(gòu)簡單,工藝實現(xiàn)成本低[17]。其電路設(shè)計如圖6 所示。

圖6 串聯(lián)式電阻網(wǎng)絡(luò)原理圖Fig.6 Schematic diagram of series resistance network

本結(jié)構(gòu)由50 個等值電阻(R0～R49)串聯(lián)來實現(xiàn)分壓,電阻采用格羅方德工藝下ppolyf_u 電阻模型,寬長比為2 μm/10 μm,采用串聯(lián)或并聯(lián)的方式調(diào)整阻值均為806 Ω。為了節(jié)省功耗,電路中加入R50限流,其阻值設(shè)置為11.5 kΩ,本模塊的電流為:

式中:I為電阻串聯(lián)電路的電流;VDD為全局電源電壓;Ri為下標(biāo)i對應(yīng)的電阻阻值。

本模塊的電流值符合芯片的靜態(tài)低功耗要求。

3 應(yīng)用

在電子點火器芯片中,使用PWM 信號控制加熱絲輸出端口的電壓,保證輸出端口電壓的恒定。在低頻鋸齒波信號Vout生成之后,用比較電路處理后可得Vpwm[18]。Vpwm信號的生成電路和原理見圖7。

圖7 Vpwm生成電路和原理Fig.7 Generation circuit and principle of Vpwm

Vpwm占空比的計算公式為:

式中:D為Vpwm占空比;Vout,max為鋸齒波電壓最大值;Vout,min為鋸齒波電壓最小值;Vref為基準(zhǔn)電壓。通過調(diào)整鋸齒波Vout的周期和幅值可以實現(xiàn)Vpwm占空比的調(diào)整,進(jìn)而實現(xiàn)加熱絲輸出端口的電壓的調(diào)整,使其保持恒定。

4 版圖布局

采用格羅方德0.18 μm BCD 工藝流片,包含3 層金屬,19 張掩膜版。芯片總面積為1 mm2,低頻鋸齒波生成電路版圖布局如圖8 所示。圖中①②③④分別表示模塊為:數(shù)字譯碼器、濾波反饋網(wǎng)絡(luò)、雙復(fù)位分頻器和電阻分壓網(wǎng)絡(luò)。電子點火器控制芯片實物解剖照片如圖9,白框內(nèi)為低頻鋸齒波生成電路的實際位置。

圖8 低頻鋸齒波電路版圖Fig.8 Low frequency sawtooth circuit layout

圖9 電子點火器芯片解剖圖Fig.9 Anatomy of electronic igniter chip

5 電路仿真和測試結(jié)果

參考圖2,設(shè)置CLK 頻率為4.8 kHz,VDD=3.7 V,對該電路仿真后在Vout處得到仿真波形如圖10。

圖10 仿真波形圖Fig.10 Simulation waveform

由仿真波形可以看出,梯形鋸齒波經(jīng)歷51 階,從4.1 mV 爬升到2.8761 V,其周期為10.598 ms。仿真結(jié)果和設(shè)計預(yù)期高度一致。

本文設(shè)計的低頻鋸齒波生成電路置于芯片內(nèi)部無法直接測試,故采用間接測試的方式來證明其正確性。參考圖7,PWM 波是由低頻鋸齒波生成的,二者的周期是一致的,所以可以通過測試芯片輸出端口的PWM波形驗證本文設(shè)計的低頻鋸齒波的周期。測試平臺如圖11,設(shè)置VDD為3.7 V,則預(yù)計輸出端口應(yīng)輸出周期為6.2 ms 的PWM 波。

圖11 芯片測試平臺Fig.11 The platform of chip test

測試結(jié)果如圖12 所示,(a),(b),(c)對應(yīng)不同的PWM占空比,分別為 51.14%,53.03% 和54.92%。不同情況的PWM 周期均為10.56 ms,與仿真結(jié)果基本一致,誤差為0.04 ms,在允許范圍之內(nèi),證明本電路的正確性和實用性。

圖12 芯片輸出端口測試結(jié)果Fig.12 Test results of chip output port

6 結(jié)論

本文通過對傳統(tǒng)鋸齒波電路設(shè)計的改進(jìn),提出一種適用于電子點火器的低頻鋸齒波電路。采用數(shù)?；旌显O(shè)計,解決了單純模擬設(shè)計耗費面積過大的問題。經(jīng)過仿真和芯片的實際測試證明電路的正確性和實用性。本電路還可以通過修調(diào)濾波反饋網(wǎng)絡(luò)來改變鋸齒波的周期和幅值,具有較強的可移植性。