崔 凱,李 浩,謝 迪,張兆華,齊昆侖,孫毅鵬
(南京電子技術(shù)研究所,江蘇 南京 210039)
微系統(tǒng)集成技術(shù)是采用異構(gòu)、異質(zhì)集成方法在微納尺度上實(shí)現(xiàn)更高集成度、更優(yōu)性能、更高工作頻率的主要手段。射頻微系統(tǒng)集成技術(shù)作為系統(tǒng)微型化趨勢(shì)下的先進(jìn)集成封裝技術(shù),已經(jīng)成為推動(dòng)電子技術(shù)創(chuàng)新、引領(lǐng)裝備發(fā)展的重大基礎(chǔ)技術(shù),在航天、航空、船舶、兵器、信息技術(shù)、生物、醫(yī)療、工業(yè)控制、消費(fèi)電子等領(lǐng)域具有很大的應(yīng)用潛力[1-2]。
在諸多微系統(tǒng)集成工藝技術(shù)中,硅基無(wú)源集成器件(Integrated Passive Device,IPD)技術(shù)具有體積小、一致性好、集成度與可靠性高等優(yōu)勢(shì),成為系統(tǒng)級(jí)封裝無(wú)源器件集成的優(yōu)選方案之一[3]。微系統(tǒng)三維集成高Q值無(wú)源器件集成應(yīng)用方面的研究,受到硅基系統(tǒng)高頻信號(hào)傳輸損耗和串?dāng)_等問(wèn)題的限制,主流仍局限于Ku頻段以下,Q值的進(jìn)一步提升有賴于先進(jìn)集成材料和工藝制程。在過(guò)去的十幾年中,先進(jìn)微納集成材料和薄膜制程工藝獲得了巨大提升,因此集成電容、電感、電阻等無(wú)源器件具有了更好的性能、更大的能量密度以及更高的可靠性和集成度[4]。
采用IPD技術(shù)的功率網(wǎng)絡(luò),通過(guò)線路集中器(Line Concentrator, LC)阻抗變換代替部分傳統(tǒng)的電路傳輸線,不僅使功率分配器的尺寸大大減小,還使其具有高性能、高可靠等特點(diǎn)[5-6]。本文基于微系統(tǒng)IPD技術(shù)設(shè)計(jì)了毫米波Wilkinson帶狀線功率分配/合成器,突破了硅基薄膜多層高密度布線、集成薄膜電阻以及片上功分器制作等關(guān)鍵工藝技術(shù),為射頻微系統(tǒng)無(wú)源網(wǎng)絡(luò)一體化集成提供了有效的解決方案。
為了驗(yàn)證硅基無(wú)源集成微波電路的性能,設(shè)計(jì)制作了毫米波Wilkinson帶狀線功分器(圖1),并對(duì)其性能進(jìn)行了評(píng)估。功分器的工作頻率范圍為30~40 GHz,外形尺寸為10 mm×5.5 mm×0.253 mm,采用30 μm總厚度的苯并環(huán)丁烯(BCB)作為介質(zhì)層。該功分器的歸一化阻抗設(shè)計(jì)為30 Ω,分別在3個(gè)端口處利用1/4波長(zhǎng)阻抗變化線轉(zhuǎn)換為微波系統(tǒng)標(biāo)準(zhǔn)的50 Ω。該功分器的制作工藝主要包含基于BCB介質(zhì)的三層薄膜布線層制備和薄膜電阻制備。
圖1 Wilkinson功分器
薄膜多層布線技術(shù)是微系統(tǒng)IPD制作工藝中的關(guān)鍵技術(shù),具有線寬線距小、精度高等優(yōu)點(diǎn),是實(shí)現(xiàn)高密度無(wú)源集成的重要基礎(chǔ)工藝[7]。
1.2.1 薄膜多層電路典型結(jié)構(gòu)
薄膜多層電路結(jié)構(gòu)采用真空濺射、光刻、電鍍、刻蝕等薄膜工藝,在絕緣基板(或表面帶有絕緣層的硅片和金屬基板)上制作薄膜導(dǎo)體布線與絕緣介質(zhì)相互交疊的多層互連結(jié)構(gòu)。這種薄膜互連技術(shù)與現(xiàn)有的微電子制造工藝技術(shù)有一定的兼容性,無(wú)源器件的品質(zhì)因子高,工藝精度高,制作也比較簡(jiǎn)便。圖2為典型薄膜多層電路的剖面結(jié)構(gòu)。該結(jié)構(gòu)為3層電路2層介質(zhì),一般在內(nèi)層介質(zhì)上集成無(wú)源元件、高頻傳輸或耦合電路以及數(shù)字信號(hào)控制電路等,在表層介質(zhì)上貼裝芯片等有源器件,各介質(zhì)層間通過(guò)金屬化孔實(shí)現(xiàn)互連。
圖2 典型薄膜多層電路剖面結(jié)構(gòu)
實(shí)現(xiàn)上述典型結(jié)構(gòu)主要涉及介質(zhì)層成型及平坦化、介質(zhì)層固化和介質(zhì)表面IPD集成等工藝技術(shù),存在結(jié)構(gòu)復(fù)雜、工藝加工困難等難題。
1.2.2 介質(zhì)材料特性及選用
薄膜多層介電材料具有低的介電常數(shù)和介電損耗,常應(yīng)用于高密度多層金屬布線。采用這類材料可有效減小高速互連電路的寄生電容,降低高速互連時(shí)信號(hào)的傳輸損耗,進(jìn)而減小信號(hào)的傳輸延遲和串?dāng)_噪聲。目前,多層布線中的介質(zhì)材料主要采用低介電常數(shù)的有機(jī)聚合物材料聚酰亞胺(PI)或BCB以及無(wú)機(jī)材料SiO2。
與SiO2材料相比,聚合物介質(zhì)材料能更好地與各種金屬化層相匹配。旋涂了聚合物介質(zhì)材料后,基板表面的平坦度得到顯著改善,可有效抑制層間變形。雖然PI具有缺陷少、感光穩(wěn)定、圖形對(duì)比度高等優(yōu)點(diǎn),但BCB具有更低的固化溫度、吸潮率和介電常數(shù),可進(jìn)一步提高器件的可靠性[8],已應(yīng)用在集成電路(Integrated Circuit, IC)應(yīng)力緩沖/鈍化層、多層布線、倒裝芯片凸塊、芯片級(jí)封裝(Chip Scale Package, CSP),薄膜晶體管(Thin-film Transistor, TFT)平板顯示器、射頻器件和被動(dòng)元件的填埋等諸多領(lǐng)域[9-11]。鑒于BCB介質(zhì)材料的優(yōu)異性能,選擇BCB作為薄膜多層布線和集成IPD器件的介質(zhì)層材料。
1.2.3 BCB介質(zhì)薄膜多層布線工藝研究
BCB薄膜多層布線工藝流程如圖3所示。在基板完成拋光清洗后,首先通過(guò)光刻顯影和金屬化工藝制作第1層金屬圖形;隨后制作介質(zhì)層,采用光敏型BCB介質(zhì)材料,利用光刻、軟固化等工藝實(shí)現(xiàn)BCB介質(zhì)過(guò)孔;再通過(guò)鍍膜、腐蝕等工藝制作第2層薄膜布線,通過(guò)BCB過(guò)孔與第1層導(dǎo)體層實(shí)現(xiàn)互連。第2層及以上的BCB介質(zhì)與導(dǎo)體層制作與第1層類似,最終完成多層BCB介質(zhì)薄膜布線。
圖3 BCB介質(zhì)薄膜多層布線工藝流程
本文已實(shí)現(xiàn)的BCB介質(zhì)薄膜多層布線最小線寬和線距皆為20 μm,薄膜多層布線基板實(shí)物見(jiàn)圖4。
圖4 薄膜多層布線基板實(shí)物
TaN薄膜電阻具有負(fù)電阻溫度系數(shù)(Temperature Coefficient of Resistance, TCR),工作頻率高,承載功率大,性能穩(wěn)定,在封裝完成后,電阻變化率在10年內(nèi)僅為0.5%。因此,TaN在微波功率薄膜電阻材料中得到了大量的應(yīng)用,是射頻微系統(tǒng)IPD首選的薄膜電阻材料[12-13]。
TaN薄膜材料是多晶結(jié)構(gòu),當(dāng)濺射氣氛中的N2流量所占比例不同時(shí),薄膜的具體晶相結(jié)構(gòu)不同[14],主要為β-Ta,Ta2N,六方TaN和面心立方TaN。隨著濺射氣氛中N2/Ar流量比增大,薄膜中的Ta含量會(huì)逐漸減小,而N含量逐漸增大,即TaN材料將由貧氮相轉(zhuǎn)變?yōu)楦坏唷2煌木嘟Y(jié)構(gòu)具有不同的電性能參數(shù),其中具有貧氮相的六方Ta2N結(jié)構(gòu)是一個(gè)穩(wěn)定的晶相結(jié)構(gòu),具有較低的TCR和適中的電阻率,而具有富氮相的體心立方TaN結(jié)構(gòu)和單斜晶系Ta3N5結(jié)構(gòu)的TCR和電阻率均很大。
試驗(yàn)表明,氮?dú)饬髁枯^高(N2/Ar>10%)時(shí),薄膜中析出富氮相。該富氮相主要由體心四方結(jié)構(gòu)的TaN和四方或單斜晶系的Ta3N5組成,具有絕對(duì)值較高的TCR和較高的電阻率。氮?dú)饬髁枯^低(N2/Ar<10%)時(shí),薄膜中析出貧氮相。該貧氮相主要由六方結(jié)構(gòu)的Ta2N和面心立方結(jié)構(gòu)的TaNx(x為0.1~0.8)組成,以上結(jié)構(gòu)是一個(gè)穩(wěn)定的晶相結(jié)構(gòu),具有絕對(duì)值較低的TCR和較低的薄膜電阻率。在3種不同的N2/Ar流量條件下,TaN薄膜相結(jié)構(gòu)如圖5所示。所有樣品在36.6°左右(用三角形標(biāo)記)均析出Ta2N(002)晶相的衍射峰,因此Ta2N(002)相為薄膜材料的主要相結(jié)構(gòu)。隨著氮?dú)饬髁勘鹊慕档?,Ta2N(002)相的衍射峰強(qiáng)度增大,半寬減小,其結(jié)晶化程度顯著增強(qiáng)。其中N2/Ar流量為7%時(shí),其Ta2N(002)相的衍射峰強(qiáng)度最大,其結(jié)晶化程度最強(qiáng)。因此本實(shí)驗(yàn)采用7%的流量比來(lái)實(shí)現(xiàn)最優(yōu)的TaN薄膜電阻膜層制備。
圖5 N2/Ar流量比與薄膜相結(jié)構(gòu)的關(guān)系
BCB等薄膜多層介質(zhì)與傳統(tǒng)的陶瓷、硅等基板存在較大差異,將它作為電阻膜層襯底的問(wèn)題尚未系統(tǒng)研究過(guò)。TaN屬于硬質(zhì)薄膜,熱膨脹系數(shù)與BCB介質(zhì)層差異較大,過(guò)厚的TaN薄膜即使能滿足方阻阻值的要求,在后續(xù)薄膜電路的服役過(guò)程中,也極易因發(fā)熱導(dǎo)致TaN與BCB之間的熱失配。本實(shí)驗(yàn)適當(dāng)降低了薄膜濺射時(shí)的氮?dú)饬髁?,?yōu)化了濺射溫度,降低了膜層厚度,這樣可有效避免熱失配的風(fēng)險(xiǎn),同時(shí)可增強(qiáng)TaN膜層與BCB介質(zhì)層之間的附著力。
在薄膜多層布線及高質(zhì)量薄膜電阻制備工藝的基礎(chǔ)上,基于功分器仿真設(shè)計(jì)結(jié)果,采用硅材料+BCB介質(zhì)薄膜多層布線的結(jié)構(gòu),即在硅材料表面制備2層BCB/3層導(dǎo)體布線的電路結(jié)構(gòu)。
該功分器的主要結(jié)構(gòu)特點(diǎn)為:1)每層BCB厚度為15 μm,薄膜多層總厚度為30 μm;2)功分器采用30 μm線寬設(shè)計(jì),歸一化阻抗為30 Ω,通過(guò)輸入輸出端口進(jìn)行阻抗變換,滿足50 Ω阻抗匹配要求;3)功分器在射頻輸入輸出端口采用疊孔設(shè)計(jì),即射頻孔由TOP層直接到第2層,用于驗(yàn)證疊孔對(duì)射頻性能的影響;4)設(shè)計(jì)制作了微帶和帶狀直通線,便于插損測(cè)試。
制作完成后的硅基薄膜多層功分器的最小線寬的實(shí)測(cè)值為31.47 μm,電阻平面尺寸的實(shí)測(cè)值為44.89 μm×45.16 μm,互連性能良好。
利用探針臺(tái)及矢量網(wǎng)絡(luò)分析儀對(duì)功分器樣件的電性能進(jìn)行測(cè)試,仿真與測(cè)試結(jié)果對(duì)比如圖6所示。在30~40 GHz頻帶內(nèi),該Wilkinson功分器各個(gè)端口的回波損耗≤-15 dB,插入損耗在(4.6±0.2) dB范圍內(nèi),測(cè)試結(jié)果表明該功分器的性能能夠滿足實(shí)際應(yīng)用需求。另外,由測(cè)試結(jié)果與仿真結(jié)果的對(duì)比可知,實(shí)測(cè)值在30~33 GHz及38~40 GHz頻帶內(nèi)略差于仿真值,其主要原因是50 Ω帶狀線尺寸較細(xì),功分器部分采用30 Ω線寬設(shè)計(jì),輸入輸出部分利用四分之一多節(jié)阻抗變換實(shí)現(xiàn)與50 Ω測(cè)試端口匹配,導(dǎo)致工作帶寬變小,影響了高低端頻率范圍內(nèi)的回波損耗。
本文針對(duì)微系統(tǒng)工藝對(duì)IPD無(wú)源集成工藝的需求,基于薄膜多層基板典型結(jié)構(gòu)開展了IPD無(wú)源集成工藝技術(shù)研究,解決了片上高密度布線、集成薄膜電阻、集成功分器網(wǎng)絡(luò)等無(wú)源集成關(guān)鍵技術(shù)難點(diǎn)。研制的IPD無(wú)源集成基板達(dá)到2層介質(zhì)+3層布線、最小線寬和線距均為20 μm的先進(jìn)水平,電性能測(cè)試指標(biāo)及長(zhǎng)期穩(wěn)定性滿足使用要求。經(jīng)過(guò)微系統(tǒng)IPD的各項(xiàng)集成工藝研究,驗(yàn)證了在薄膜多層結(jié)構(gòu)中實(shí)施IPD集成工藝的可行性和實(shí)用性,為IPD集成工藝的產(chǎn)品應(yīng)用奠定了工藝基礎(chǔ)。下一步將重點(diǎn)開展的IPD集成基板的工程化應(yīng)用研究,將對(duì)微系統(tǒng)產(chǎn)品實(shí)現(xiàn)高集成、高性能起到重要的推動(dòng)作用。