一種FPGA芯片JTAG接口切換電路的設(shè)計(jì)

徐方晨　劉陳

【摘要】? ? 本文提供了一種FPGA芯片JTAG接口切換電路的設(shè)計(jì)實(shí)現(xiàn)方法，通過(guò)該切換電路，依據(jù)實(shí)際使用過(guò)程中的不同需要，可以將JTAG口從要求的連接器引出，實(shí)現(xiàn)了穩(wěn)定、便捷，在復(fù)雜結(jié)構(gòu)的嵌入式系統(tǒng)設(shè)計(jì)中，能滿(mǎn)足多層次的、廣泛的應(yīng)用電路要求，具有重要的實(shí)際應(yīng)用價(jià)值。

【關(guān)鍵字】? ? FPGA? ? JTAG接口? ? 驅(qū)動(dòng)芯片? ? 反向器

引言：

在20世紀(jì)80年代，Xilinx公司首次研制出第一款FPGA芯片，其特殊的性能使其在編程和資源配置方面具有很大的靈活性[1]。隨著數(shù)字化程度的提高，F(xiàn)PGA以其通用性強(qiáng)、開(kāi)發(fā)周期短、集成度高等特點(diǎn)，得到了越來(lái)越廣泛的應(yīng)用。面對(duì)復(fù)雜的FPGA電路設(shè)計(jì)時(shí)，F(xiàn)PGA芯片的調(diào)試手段不僅關(guān)系到芯片的質(zhì)量，還影響到研發(fā)的效率，因此在FPGA芯片的使用過(guò)程中，如何更有效、方便、可靠地使用調(diào)試手段對(duì)FPGA進(jìn)行在線(xiàn)仿真調(diào)試和代碼下載等，也吸引了使用者更多的關(guān)注[2]。

一、設(shè)計(jì)背景

FPGA是易失性器件，即當(dāng)使用者把電源關(guān)閉時(shí)它不能保存數(shù)據(jù)，我們一般使用PROM作為存儲(chǔ)介質(zhì)長(zhǎng)期寫(xiě)入并保存數(shù)據(jù)。FPGA芯片電路常用的配置模式主要有主串模式、從串模式、SelectMAP模式、JTAG調(diào)試模式等，本文主要分析最常用的JTAG調(diào)試模式。

JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn)，主要用于芯片測(cè)試、調(diào)試、配置、下載等功能，使用IEEE Standard 1149.1聯(lián)合邊界掃描接口引腳[3]。JTAG最初用于芯片功能的測(cè)試，其工作原理是在器件內(nèi)部定義一個(gè)測(cè)試訪(fǎng)問(wèn)端口（Test Access Port，TAP），通過(guò)專(zhuān)用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試和調(diào)試，TAP是一個(gè)通用的接口，外部控制器通過(guò)TAP可以訪(fǎng)問(wèn)芯片提供的所有數(shù)據(jù)寄存器和指令寄存器?，F(xiàn)在對(duì)FPGA的開(kāi)發(fā)過(guò)程中，JTAG接口常用于對(duì)FPGA進(jìn)行在線(xiàn)仿真調(diào)試和邏輯加載。

傳統(tǒng)的應(yīng)用模式中，將每個(gè)FPGA對(duì)應(yīng)的JTAG接口引出，通過(guò)固定的JTAG口連接器對(duì)每個(gè)FPGA進(jìn)行調(diào)試，該設(shè)計(jì)方法的特點(diǎn)是，調(diào)試過(guò)程簡(jiǎn)單方便，同事PCB設(shè)計(jì)階段容易實(shí)現(xiàn)整齊的走線(xiàn)。隨著應(yīng)用的越來(lái)越廣泛深入，尤其是在現(xiàn)代的嵌入式系統(tǒng)設(shè)計(jì)中，考慮到散熱設(shè)計(jì)以及其他系統(tǒng)結(jié)構(gòu)設(shè)計(jì)要求，會(huì)出現(xiàn)很多種特殊要求的應(yīng)用情況。

以下兩種應(yīng)用模式是在工程實(shí)踐過(guò)程中遇到的兩種情況：

1.研發(fā)過(guò)程中，由于散熱和系統(tǒng)設(shè)計(jì)的需要，整個(gè)模塊設(shè)計(jì)了外殼體，為了滿(mǎn)足系統(tǒng)應(yīng)用要求，同一片F(xiàn)PGA的JTAG接口需要從兩個(gè)不同的地方引出，一個(gè)接口為專(zhuān)用的JTAG口連接器，由于結(jié)構(gòu)限制，殼體不允許開(kāi)槽引出，主要用于安裝殼體前的調(diào)試階段，另一個(gè)接口是從模塊的底板連接器引出，便于安裝殼體后在不拆卸殼體的情況下完成對(duì)JTAG芯片的調(diào)試。

2.由于設(shè)計(jì)需要，模塊采用載板加背板的結(jié)構(gòu)，整個(gè)模塊設(shè)計(jì)了外殼體，按照設(shè)計(jì)要求，F(xiàn)PGA芯片置于背板，而結(jié)構(gòu)要求JTAG連接器只能從載板處開(kāi)槽引出，但為了方便背板單模塊調(diào)試，需要在基板上增加殼體上不需開(kāi)槽的JTAG口連接器。

以上兩種應(yīng)用模式是比較典型的FPGA芯片JTAG接口應(yīng)用模式，實(shí)際應(yīng)用中，都需要在兩個(gè)不同的JTAG接口間切換，同時(shí)面臨著由于走線(xiàn)長(zhǎng)、接口多而穩(wěn)定性差的風(fēng)險(xiǎn)。針對(duì)該應(yīng)用需求，設(shè)計(jì)了一種JTAG接口切換電路，既實(shí)現(xiàn)了JTAG接口間的切換，同時(shí)克服了走線(xiàn)長(zhǎng)、接口多可能引起的接口穩(wěn)定性差的風(fēng)險(xiǎn)。

針對(duì)上述應(yīng)用模式設(shè)計(jì)的JTAG口切換電路，創(chuàng)新性的將電路的切換與信號(hào)的驅(qū)動(dòng)融合，既解決了多JTAG口切換的問(wèn)題，同時(shí)克服了由于驅(qū)動(dòng)能力可能引起的穩(wěn)定性問(wèn)題，以較低的成本解決了設(shè)計(jì)中的重要技術(shù)問(wèn)題，縮短了研制周期和資源成本，降低了設(shè)計(jì)風(fēng)險(xiǎn)。

二、設(shè)計(jì)方案

本文設(shè)計(jì)的電路利用驅(qū)動(dòng)芯片分組控制的特點(diǎn)，將FPGA的JTAG口信號(hào)從驅(qū)動(dòng)芯片的不同兩組分別引至需要的連接器。根據(jù)應(yīng)用需要，將驅(qū)動(dòng)芯片的方向控制信號(hào)DIR置成固定態(tài)，將切換控制信號(hào)SWITCH利用反向器反向?yàn)镾WITCH_1信號(hào)，切換控制信號(hào)控制一組驅(qū)動(dòng)電路的使能信號(hào)OE1，其反向信號(hào)控制另一組驅(qū)動(dòng)電路的使能信號(hào)OE2，實(shí)現(xiàn)JTAG口在兩個(gè)不同引出接口間的切換，切換電路的結(jié)構(gòu)框圖如圖1所示。

電路設(shè)計(jì)過(guò)程中，切換控制信號(hào)SWITCH在板內(nèi)通過(guò)端接電阻置為高，當(dāng)設(shè)計(jì)SWITCH信號(hào)為高時(shí)，JTAG口從板內(nèi)JTAG口連接器引出，即OE1為高，OE2為低。

當(dāng)需要從底板連接器或是處理板連接器引出時(shí)，將SWITCH信號(hào)在連接器引出端接地，此時(shí)SWITCH信號(hào)變?yōu)榈?，SWITCH_1信號(hào)變?yōu)楦?，即OE1為低，OE2為高，實(shí)現(xiàn)JTAG口間的切換。

該設(shè)計(jì)從硬件電路上便可以對(duì)該切換電路進(jìn)行測(cè)試，檢查JTAG口是否工作正常。

三、設(shè)計(jì)實(shí)現(xiàn)

FPGA芯片的JTAG口利用串行數(shù)據(jù)進(jìn)行命令和數(shù)據(jù)的處理，數(shù)據(jù)首先進(jìn)入的是測(cè)試訪(fǎng)問(wèn)口，主要包括四個(gè)引腳：TMS、TCK、TDO、TDI，用于驅(qū)動(dòng)電路和執(zhí)行規(guī)定的操作，各引腳的功能如下：

TDI：測(cè)試數(shù)據(jù)輸入，JTAG指令和數(shù)據(jù)的串行輸入端口，在TCK上升沿時(shí)被采樣。

TDO：測(cè)試數(shù)據(jù)輸出，JTAG數(shù)據(jù)的串行輸出端口，在TCK下降沿時(shí)輸出。

TMS：測(cè)試模式選擇，用于TAP控制器的內(nèi)部狀態(tài)機(jī)的狀態(tài)切換，在TCK上升沿時(shí)被采樣。

TCK：測(cè)試時(shí)鐘，為寄存器和TAP控制器提供輸入時(shí)鐘。在TCK的同步作用下通過(guò)TDI和TDO引腳串行輸入、輸出數(shù)據(jù)[4]。

實(shí)現(xiàn)JTAG接口的切換，一個(gè)關(guān)鍵就是通過(guò)控制驅(qū)動(dòng)芯片的使能和方向引腳，最終完成不同JTAG引出接口間的切換功能。

設(shè)計(jì)實(shí)現(xiàn)中，將驅(qū)動(dòng)芯片的驅(qū)動(dòng)方向固定，TDI、TMS、TCK信號(hào)輸入為JTAG口對(duì)外連接器，輸出至FPGA芯片的JTAG引腳，TDO信號(hào)的輸入則為FPGA芯片的JTAG引腳，輸出為JTAG口的對(duì)外連接器，同時(shí)利用反向器形成一組信號(hào)，從而控制驅(qū)動(dòng)芯片的使能端，形成切換。切換電路的硬件電路示意圖如圖2所示。

相對(duì)于驅(qū)動(dòng)芯片，兩組輸入分別為板內(nèi)JTAG口連接器和底板連接器（或處理板連接器），輸出均為FPGA芯片的JTAG口引腳。當(dāng)需要從板內(nèi)連接器引出JTAG信號(hào)時(shí)，SWITCH信號(hào)置為高，即驅(qū)動(dòng)電路使能信號(hào)OE1為高，OE2為低，F(xiàn)PGA芯片的JTAG口從板內(nèi)JTAG口連接器引出;當(dāng)需要從底板連接器或是處理板連接器引出時(shí)，將SWITCH信號(hào)置為低，SWITCH_1信號(hào)置為高，即動(dòng)電路使能信號(hào)OE1為低，OE2為高，完成JTAG口間的切換。

在實(shí)際調(diào)試過(guò)程中，通過(guò)Xilinx公司提供的Impact工具對(duì)電路的接口進(jìn)行JTAG邊界掃描（Boundary Scan選項(xiàng)），掃描可以在芯片的輸入輸出管腳增加移位寄存器，這些寄存器將芯片和外圍輸入輸出隔離開(kāi)，掃描單元連接形成了邊界掃描鏈，通過(guò)顯示出來(lái)的鏈路，我們可以看到FPGA芯片是否正常或?qū)ζ湔{(diào)試。

根據(jù)上電時(shí)的管腳配置，選擇片內(nèi)對(duì)應(yīng)的調(diào)試模式配置，當(dāng)調(diào)試模式依次發(fā)生時(shí)，分別從不同的連接器接口引入，使用Impact工具對(duì)FPGA芯片進(jìn)行掃描，發(fā)現(xiàn)FPAG在線(xiàn)，同時(shí)對(duì)其進(jìn)行在線(xiàn)邏輯加載，讀取引腳信號(hào)信息等功能，結(jié)果驗(yàn)證該設(shè)計(jì)方便且可靠。

四、結(jié)束語(yǔ)

在工程實(shí)踐中，可以根據(jù)實(shí)際的應(yīng)用情況，以不同的具體使用模式利用該電路進(jìn)行JTAG接口切換，本文列舉出的兩種常見(jiàn)模式，滿(mǎn)足了工程實(shí)踐中不同的應(yīng)用需求。

本文設(shè)計(jì)的切換電路實(shí)現(xiàn)了JTAG口切換，使用典型的驅(qū)動(dòng)芯片和反向芯片，電路簡(jiǎn)單成熟，設(shè)計(jì)成本低。創(chuàng)新性的將電路的切換與信號(hào)的驅(qū)動(dòng)融合，即解決了切換問(wèn)題，也克服了由于驅(qū)動(dòng)能力可能引起的穩(wěn)定性問(wèn)題，在實(shí)現(xiàn)切換的同時(shí)提高了可靠性，具有良好的實(shí)際應(yīng)用價(jià)值。但同時(shí)，我們也要知道使用JTAG調(diào)試FPGA芯片也有其局限性，JTAG采用雙向串行傳輸導(dǎo)致了其傳輸速度較低，因此對(duì)JTAG結(jié)構(gòu)的加速方法和新的硬件也將在未來(lái)不斷涌現(xiàn)[5]。

參? 考? 文? 獻(xiàn)

[1]楊佳奇. 基于JTAG的FPGA配置方法與電路設(shè)計(jì)[D].西安電子科技大學(xué)，2018.

[2]姚霽.一種基于JTAG的片內(nèi)調(diào)試系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2020， 43（20）：31-33.

[3]呂彩霞. JTAG的設(shè)計(jì)與研究[D].北京交通大學(xué)，2006.

[4]溫國(guó)忠.JTAG接口電路設(shè)計(jì)與應(yīng)用[J].微計(jì)算機(jī)信息，2007（23）：298-299+302.

[5]胡學(xué)良，張春，王志華. JTAG技術(shù)的發(fā)展和應(yīng)用綜述[J]. 微電子學(xué)， 2005（06）：624-630.