于 淼 ,宋李梅 ,李 科 ,叢密芳 ,李永強 ,任建偉
(1.中國科學院大學,北京 100049;2.中國科學院微電子研究所,北京 100029;3.中國科學院硅器件技術重點實驗室,北京 100029)
硅基射頻場效應晶體管作為固態(tài)功率器件,與雙極型晶體管相比,具有線性度好、驅動電路簡單、開關速度快、熱穩(wěn)定性好、沒有二次擊穿和可以多胞并聯(lián)輸出大功率等一系列優(yōu)點[1-2],在高頻(HF)、甚高頻(VHF)和特高頻(UHF)波段(如移動通信、廣播、超視距雷達、磁共振成像、射頻加熱和無線電接收器等領域)得到廣泛應用[3-4]。近幾年來,雖然氮化鎵(GaN)器件市場發(fā)展迅速,但是由于GaN 材料加工工藝復雜,成本較高,主要適用于3.5 GHz 或更高頻段的高頻大功率應用場合,而在較低頻段,硅基射頻垂直雙擴散金屬氧化物半導體場效應晶體管(Vertical Double-diffused Metal Oxide Semiconductor field effect transistor,VDMOS)由于成熟度和性價比更高而更具優(yōu)勢,因此,硅基射頻VDMOS 主要應用在低頻寬帶大功率和對可靠性要求較高的領域[5-7]。
目前,國外的硅基VDMOS 技術比較成熟,主要公司有MA-COM、Polyfet、ST 等。Polyfet 公司有最高頻率達1.5 GHz、輸出功率范圍為4~400 W 的硅基射頻VDMOS產(chǎn)品;ST 公司的硅基VDMOS 產(chǎn)品頻率范圍為1~250 MHz,最高峰值功率達到1 200 W;MA-COM 公司的硅基VDMOS產(chǎn)品頻率范圍為DC~1 GHz,輸出功率最高達600 W。國內(nèi)的硅基VDMOS 技術相對比較落后,但也有一定進展,如國內(nèi)文獻報導過的1 GHz、10 W、8 dB 的硅基VDMOS器件[8],以及530~650 MHz、連續(xù)波輸出功率20 W、增益7.5 dB、效率49%的硅基VDMOS[9]等。
隨著通信技術不斷朝著超寬帶、小型化、低功耗的趨勢發(fā)展[9],在包括電臺應用在內(nèi)的許多應用領域都需要器件能在較低工作電壓下(28 V、12 V 甚至更小)實現(xiàn)寬帶、大功率、高增益、高效率的射頻輸出。本文基于電臺應用對寬帶、高增益、高效率射頻場效應晶體管的應用需求,對標MA-COM 公司某款同指標產(chǎn)品,設計一款工作頻率在30~90 MHz 范圍內(nèi)、輸出功率大于80 W、功率增益大于13 dB、效率大于60%的高性能寬帶射頻場效應晶體管。
功率增益Gp和截止頻率fT是描述器件頻率特性的兩個關鍵參數(shù)[9]:
其中,gm=μnCOXZ(VGS-VT)/L;k 為與寄生參量有關的比例系 數(shù);f0為工作頻率;RG為柵電阻;Cgd為柵漏電容;Cgs為柵源電容;Z 為總柵寬;L 為溝道長度。根據(jù)以上公式可知,可以通過優(yōu)化結構和工藝參數(shù)提高器件的頻率特性,如降低柵電容、縮短溝道長度和減小柵極電阻。
柵電容大小與器件結構密切相關,分柵(split gate)結構可以通過最小化柵漏重疊區(qū)域面積有效降低柵氧化層電容COX來減小Cgd[10-11]。圖1 所示為分柵VDMOS 剖面結構圖,與常規(guī)的低頻VDMOS 結構相比,分柵結構僅保留了兩溝道上方的柵電極,大大減小了柵電極面積,從而得到較小的柵電容。因此,本文采用平面分柵結構降低柵電容,提高器件頻率特性。
圖1 分柵VDMOS
在縮短溝道長度方面,本文通過采用硼、砷離子注入雙擴散自對準技術配合適當?shù)臏系雷⑷雱┝亢屯嘶饡r間,可以實現(xiàn)對溝道長度的精確控制;為了減小柵極電阻,通過提高多晶硅柵電極的摻雜濃度和雜質激活率以及采用電阻率較低的柵極材料可以得到較低的柵電阻[12]。
器件的射頻輸出功率Pout可表示如下[13]:
其中,ID∝μn·Z/L;η為效率,主要與導通電阻Ron有關。根據(jù)式(3)可知,在效率一定的前提下,提高工作電壓VDS和工作電流ID可以增大器件的輸出功率。具體地,可以通過適當增大總柵寬來提高工作電流,增大射頻輸出功率。
除分柵結構之外,虛擬柵(dummy gate)[14-15]結構也可以有效降低柵電容,但與分柵結構不同的是,虛擬柵結構在兩個柵極之間引入和源極短接的虛擬柵電極,在正向漏偏壓時,虛擬柵電極會輔助耗盡半導體中的載流子,使得Cgd進一步減小。圖2 所示為常規(guī)VDMOS、分柵VDMOS 和虛擬柵VDMOS 的電容隨漏壓變化仿真曲線,表1 為3 種不同結構VDMOS 的仿真參數(shù)及仿真值,表中Cgs、Cgd、Cds分別為柵源電容、柵漏電容和漏源電容。
表1 不同結構VDMOS 仿真參數(shù)
圖2 3 種不同結構電容隨漏壓變化仿真曲線
通過仿真結果可以看出,雖然虛擬柵結構的Cgd最小,在28 V 工作電壓下僅為1.6 pF,但是這種結構的Cgs和Cds均大于分柵結構,在VDS=28 V 時,虛擬柵VDMOS 中的Cgs為233.7 pF,Cds為83.5 pF,fT為4.4 GHz,而分柵VDMOS中的Cgs為199 pF,Cds為79.2pF,fT為4.8GHz,這是因為虛擬柵電極的存在會不可避免地引入額外寄生電容Cgs和Cds,導致fT降低。此外,與常規(guī)低頻結構相比,由于半導體表面兩溝道間積累層的缺失,導致這兩種結構的Ron略微增大,常規(guī)VDMOS、分柵VDMOS 和虛擬柵VDMOS中Ron分別 為0.098 Ω、0.119 Ω 和0.156 Ω,與常 規(guī) 結構相比,虛擬柵結構的導通電阻增大59 %,而分柵結構導通電阻僅增大21%。
縮短柵電極長度LG可以減小柵電容,從圖3 中可以直觀地看出:減小LG可以有效降低電容Cgs和Cgd,但需要注意的是,柵極長度太短會造成部分導電溝道表面沒有柵極覆蓋,無法形成反型層,導致晶體管閾值電壓VTH迅速增大。因此,需要綜合考慮柵電容與閾值電壓之間的矛盾關系,折中優(yōu)化,最終選定LG為1.25 μm,仿真得到器件的轉移特性曲線如圖4 所示,VTH在3.09 V 左右。
圖3 柵電容和閾值電壓與柵極長度關系仿真曲線
圖4 轉移特性仿真曲線
分柵VDMOS 的擊穿電壓BV 不僅受到外延層濃度和厚度的影響,還受到兩個柵極間距離的影響,結合Sentaurus TCAD 仿真優(yōu)化,選擇合適的外延層參數(shù)和柵極間距,仿真得到該器件的BV 為96.8 V,可以滿足28 V 工作電壓的要求,圖5 為該器件的擊穿特性仿真曲線。
圖5 擊穿特性仿真曲線
表2 給出了器件電性能測試結果。測試結果顯示,該器件實測擊穿電壓BV 達到95.5 V,閾值電壓VTH為3.2V,導通電阻Ron為0.16 Ω,最大跨導gm為8.9 S,輸入電容Ciss、輸出電容Coss、反饋電容Crss分別為191 pF、128 pF、10.5 pF,其中Ciss=Cgs+Cgd,Coss=Cds+Cgd,Crss=Cgd,各電性能參數(shù)均滿足設計要求。
表2 電性能測試結果
圖6 為該器件的實測擊穿特性曲線,圖7 是實測的輸出特性曲線。從實測的擊穿曲線可以看出,擊穿電壓的實測值與仿真值擬合良好,說明本文對該器件的電性能分析和設計比較合理,實際的工藝過程控制良好。
圖6 擊穿特性曲線
圖7 輸出特性曲線
通過小信號模擬可以對器件的射頻性能進行初步估計,圖8 是該器件及其匹配電路的PCB 測試板。圖9為矢量網(wǎng)絡分析儀上各頻點的S 參數(shù)測量曲線,其中,從上至下依次為S21、S11、S22和S12參數(shù)曲線。測試結果顯示,該器件在VDS=28 V、IDQ=0.2 A 的測試條件下,在30~90 MHz 頻段范圍內(nèi),小信號增益S21大于19 dB,增益平坦度為±0.5 dB,小信號增益滿足設計要求,平坦度較好。
圖8 PCB 測試板
圖9 S 參數(shù)測量曲線
圖10 給出了該器件在f=60 MHz、VDS=28 V、IDQ=0.2 A的測試條件下,其輸出功率Pout和功率增益GP與輸入功率Pin的關系曲線,圖11 為該器件功率附加效率PAE與輸出功率Pout的關系曲線。測試結果顯示,該器件在60MHz的頻點下可以實現(xiàn)Pout=87 W、GP=18.4 dB、PAE=72.4%的優(yōu)異射頻性能。
圖10 輸出功率和增益與輸入功率關系曲線
圖11 功率附加效率與輸出功率關系曲線
寬帶射頻性能是在VDS=28 V、IDQ=0.4 A 的測試條件下,由兩路器件經(jīng)過功分器合成測得的。圖12 為在Pin=1 W時,測試得到的MA-COM 樣品晶體管和本文自行研制晶體管的輸出功率與頻率關系曲線。經(jīng)過對比可以看出,在30~90 MHz 頻段范圍內(nèi),本文自制晶體管的射頻輸出功率均大于該樣品晶體管,實測輸出功率大于60 W。
圖12 輸出功率與頻率關系曲線
本文基于標準平面MOS 工藝,采用平面分柵結構,通過優(yōu)化結構和工藝參數(shù)研制出一款工作電壓為28 V 的寬帶、高增益、高效率硅基射頻場效應晶體管。該器件的直流參數(shù)符合設計要求,射頻性能方面,該器件在60 MHz頻點下連續(xù)波輸出功率可以達到87 W,增益達18.4 dB,功率附加效率達72.4%;在30~90 MHz 頻段范圍內(nèi),小信號增益均大于19 dB,實測輸出功率均大于樣品晶體管,具有優(yōu)異的射頻性能。