高計(jì)數(shù)率氣體探測(cè)器讀出電子學(xué)原型機(jī)研制

孫志朋，佘乾順，趙紅赟，千 奕,*，孔 潔，蒲天磊，蘇 弘，袁江月

(1.中國科學(xué)院 近代物理研究所，甘肅 蘭州 730000；2.中國科學(xué)院大學(xué) 核科學(xué)與技術(shù)學(xué)院，北京 100049)

低溫高密核物質(zhì)測(cè)量譜儀(CEE)是適用于蘭州重離子研究裝置-冷卻儲(chǔ)存環(huán)(HIRFL-CSR)能區(qū)[1]重離子碰撞和質(zhì)子-重離子碰撞測(cè)量的帶電粒子譜儀，該譜儀由若干子探測(cè)器系統(tǒng)組成。高計(jì)數(shù)率(10 kHz)、高接受度的大型時(shí)間投影室(TPC)探測(cè)器是其中之一，包含有15 000個(gè)讀出通道。該探測(cè)器被用來鑒別帶電粒子，并測(cè)量輕帶電粒子的三維徑跡，其測(cè)量的主要反應(yīng)產(chǎn)物包括π、p、d、t、3He、4He。由于探測(cè)器計(jì)數(shù)率高、通道多等特點(diǎn)，目前的讀出電子學(xué)無法滿足需求，因此迫切需研制適用于高計(jì)數(shù)率，且具有高集成度、低功耗、高分辨的新型讀出電子學(xué)。本文引進(jìn)前端讀出專用集成電路(ASIC)芯片SAMPA[2-3]，研制高計(jì)數(shù)率氣體探測(cè)器讀出電子學(xué)原型機(jī)，可解決HIRFL-CSR能區(qū)重離子碰撞和質(zhì)子-重離子碰撞實(shí)驗(yàn)中的帶電粒子譜儀計(jì)數(shù)率、功耗、串?dāng)_、堆積等問題，實(shí)現(xiàn)對(duì)高計(jì)數(shù)率TPC探測(cè)器信號(hào)的讀出。

1 原型機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

讀出電子學(xué)原型機(jī)系統(tǒng)主要由前端板、數(shù)據(jù)采集(DAQ)板和上位機(jī)構(gòu)成，如圖1所示。

圖1 讀出電子學(xué)原型機(jī)系統(tǒng)Fig.1 Readout electronics prototype system

1.1 前端板設(shè)計(jì)

前端板負(fù)責(zé)接收來自探測(cè)器輸出的微弱電荷信號(hào)，并實(shí)現(xiàn)對(duì)電荷信號(hào)的積分、整形、模數(shù)轉(zhuǎn)換、數(shù)據(jù)壓縮及打包等功能。本工作兼顧功能、功耗和集成度等需求，在前端板的設(shè)計(jì)中采用一款前端讀出芯片SAMPA。前端板電路結(jié)構(gòu)如圖2所示，其主要包括SAMPA芯片、過壓保護(hù)電路、電源管理模塊、適配網(wǎng)絡(luò)、芯片地址配置模塊、內(nèi)部時(shí)鐘配置模塊、外圍濾波網(wǎng)絡(luò)、輸入高速連接器、輸出高速連接器和JTAG測(cè)試接口。過壓保護(hù)電路用來防止因TPC探測(cè)器打火而產(chǎn)生的大信號(hào)對(duì)前端電路造成破壞；電源管理模塊由低壓線性穩(wěn)壓器(LDO)及其外圍電路組成，可提供前端板上各電路模塊所需的低噪聲的供電電壓和參考電壓；適配網(wǎng)絡(luò)可實(shí)現(xiàn)低壓差分信號(hào)(LVDS)到可擴(kuò)展低壓信號(hào)(SLVS)的電平轉(zhuǎn)換并增強(qiáng)信號(hào)驅(qū)動(dòng)能力，由于SAMPA芯片的輸入輸出信號(hào)均基于SLVS電平標(biāo)準(zhǔn)[4-5]，而DAQ板上的Cyclone V型FPGA[6-8]的I/O管腳中，僅輸入管腳支持基于SLVS電平的信號(hào)，輸出管腳不支持基于SLVS電平的信號(hào)，因此從DAQ板上的FPGA輸出給SAMPA芯片的控制、時(shí)鐘、觸發(fā)等信號(hào)均基于LVDS電平標(biāo)準(zhǔn)，需通過適配網(wǎng)絡(luò)進(jìn)行電平轉(zhuǎn)換；芯片地址配置模塊可實(shí)現(xiàn)對(duì)芯片硬件地址的配置；內(nèi)部時(shí)鐘配置模塊用于配置片內(nèi)時(shí)鐘管理單元產(chǎn)生SAMPA芯片內(nèi)部所需的各種時(shí)鐘信號(hào)；外圍濾波網(wǎng)絡(luò)由濾波電容組成，實(shí)現(xiàn)對(duì)芯片各管腳的濾波，從而消除噪聲干擾；JTAG測(cè)試接口用于實(shí)現(xiàn)SAMPA芯片自帶的JTAG測(cè)試功能。

圖2 前端板電路結(jié)構(gòu)Fig.2 Circuit structure of front-end board

SAMPA芯片是專門為TPC讀出研發(fā)的一款大規(guī)模的模擬數(shù)字混合芯片[9-12]，具有高計(jì)數(shù)率、高集成度、低功耗等特點(diǎn)，其主要性能指標(biāo)參數(shù)列于表1，SAMPA芯片內(nèi)部結(jié)構(gòu)如圖3所示。單片SAMPA集成32路輸入通道和11條輸出鏈路，單通道內(nèi)包含電荷靈敏前放(CSA)、成形電路(Shaper)、驅(qū)動(dòng)電路(Non-Inverting stage)、10 bit精度的模數(shù)轉(zhuǎn)換器(ADC)、功能復(fù)雜的數(shù)字信號(hào)處理器(DSP)、慢控模塊和接口電路等。

圖3 SAMPA芯片內(nèi)部結(jié)構(gòu)Fig.3 Internal structure of SAMPA chip

表1 SAMPA芯片參數(shù)Table 1 Parameter of SAMPA chip

前端板接收到探測(cè)器輸出的電荷信號(hào)后，被SAMPA芯片中的CSA放大并轉(zhuǎn)換為電壓信號(hào)，然后通過Shaper整形為準(zhǔn)高斯電壓信號(hào)，再送入10 MHz采樣率的ADC進(jìn)行數(shù)字化。DSP包含3級(jí)基線修正，可對(duì)數(shù)字化后的信號(hào)進(jìn)行實(shí)時(shí)處理，從而消除信號(hào)擾動(dòng)、脈沖波形的畸變及由于溫度變化帶來的信號(hào)基線變化[13]。經(jīng)過基線處理后，DSP中的壓縮級(jí)對(duì)數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的數(shù)據(jù)送入數(shù)據(jù)打包級(jí)打包后暫存，最終通過11條鏈路輸出到后端的DAQ板[14]。

1.2 DAQ板固件設(shè)計(jì)及上位機(jī)

DAQ板以Cyclone V SX型FPGA芯片為核心，搭載1片1 GB的DDR3芯片，并配置有USB慢控接口和千兆以太網(wǎng)接口。Cyclone V SX型FPGA的輸入端口支持SLVS標(biāo)準(zhǔn)，可直接接收SAMPA芯片異步輸出的速度高達(dá)320 Mbps的SLVS信號(hào)；FPGA帶有片上處理器系統(tǒng)，其內(nèi)部由可編程邏輯(PL)和內(nèi)嵌硬核處理器(HPS)兩部分構(gòu)成，PL端和HPS端通過Avalon總線進(jìn)行交互[15]。圖4為DAQ板固件結(jié)構(gòu)示意圖，DAQ板的固件可劃分為3大模塊，分別為數(shù)據(jù)處理模塊、指令控制模塊和數(shù)據(jù)傳輸模塊。其中，數(shù)據(jù)處理模塊和指令控制模塊在PL端實(shí)現(xiàn)，數(shù)據(jù)傳輸模塊在HPS端實(shí)現(xiàn)。數(shù)據(jù)處理模塊負(fù)責(zé)接收來自SAMPA芯片的數(shù)據(jù)，并進(jìn)行一系列在線處理，然后將有效數(shù)據(jù)通過Avalon總線傳輸?shù)紿PS端；HPS端的數(shù)據(jù)傳輸模塊通過千兆以太網(wǎng)將數(shù)據(jù)傳輸?shù)缴衔粰C(jī)后進(jìn)行存儲(chǔ)；上位機(jī)通過USB-UART下發(fā)的控制指令到達(dá)DAQ固件后，指令控制模塊根據(jù)指令完成前端板上各芯片的參數(shù)配置、觸發(fā)處理、狀態(tài)監(jiān)測(cè)等操作。

圖4 DAQ板固件結(jié)構(gòu)示意圖Fig.4 Scheme of DAQ system firmware

數(shù)據(jù)處理模塊內(nèi)部包括同步子模塊、串并轉(zhuǎn)換子模塊、在線判選子模塊、FIFO子模塊和輪詢子模塊。同步子模塊負(fù)責(zé)監(jiān)測(cè)SAMPA的11條輸出鏈路狀態(tài)，并異步接收芯片輸出的數(shù)據(jù)。串并轉(zhuǎn)換子模塊將接收到的串行數(shù)據(jù)轉(zhuǎn)換為適合于后端操作系統(tǒng)處理的64 bit寬度的數(shù)據(jù)。在線判選子模塊對(duì)接收到的數(shù)據(jù)包進(jìn)行判選，丟棄無效包，將有效數(shù)據(jù)包寫入FIFO進(jìn)行緩存。輪詢子模塊將11條鏈路對(duì)應(yīng)的11個(gè)緩存FIFO分為4組，分別以輪詢的方式進(jìn)行可靠讀出，在讀出的過程中監(jiān)測(cè)并丟棄因FIFO溢出而導(dǎo)致的不完整包，之后通過4個(gè)Avalon總線端口將數(shù)據(jù)傳輸?shù)紿PS端，進(jìn)行DDR緩存處理并最終上傳。HPS端利用外掛DDR芯片進(jìn)行內(nèi)存映射，用于緩存數(shù)據(jù)并運(yùn)行Linux操作系統(tǒng)，數(shù)據(jù)傳輸模塊是1個(gè)運(yùn)行在Linux操作系統(tǒng)下的代碼模塊，該模塊建立基于TCP/IP傳輸協(xié)議的傳輸鏈路并監(jiān)測(cè)以太網(wǎng)狀態(tài)，將數(shù)據(jù)流進(jìn)行可靠傳輸。

上位機(jī)通過USB-UART下發(fā)的指令流經(jīng)過Avalon總線的橋接送到指令控制模塊，該模塊含有IIC驅(qū)動(dòng)、觸發(fā)處理和SAMPA管腳控制3個(gè)子模塊。IIC驅(qū)動(dòng)子模塊根據(jù)收到的指令參數(shù)，產(chǎn)生滿足IIC時(shí)序的信號(hào)，設(shè)置前端板上SAMPA芯片內(nèi)部的寄存器參數(shù)；觸發(fā)處理子模塊接收來自外部的觸發(fā)信號(hào)并處理為SAMPA芯片可識(shí)別的信號(hào)，輸出給前端板并觸發(fā)SAMPA芯片開始工作；管腳控制子模塊通過控制SAMPA芯片的部分管腳，選擇芯片的工作模式并對(duì)部分參數(shù)進(jìn)行設(shè)置。

2 測(cè)試與討論

2.1 實(shí)驗(yàn)室性能測(cè)試

電子學(xué)系統(tǒng)基線穩(wěn)定性、通道積分非線性和通道能量分辨是判定系統(tǒng)性能的關(guān)鍵指標(biāo)。本工作利用信號(hào)源注入信號(hào)對(duì)讀出電子學(xué)原型機(jī)系統(tǒng)的性能指標(biāo)進(jìn)行了測(cè)試。在測(cè)試過程中，電子學(xué)原型機(jī)系統(tǒng)被置于屏蔽盒內(nèi)，以屏蔽外部干擾。

1) 原型機(jī)系統(tǒng)基線穩(wěn)定性

在無輸入的情況下，采集原型機(jī)系統(tǒng)32個(gè)通道的基線噪聲信號(hào)，在對(duì)共計(jì)超過35萬個(gè)數(shù)據(jù)包進(jìn)行分析后，得到的結(jié)果列于表2?？煽闯?，系統(tǒng)所有通道的基線變化穩(wěn)定，均方根(RMS)均小于0.95個(gè)ADC道(對(duì)應(yīng)0.1 fC電荷量)，滿足CEE TPC系統(tǒng)對(duì)讀出電子學(xué)提出的低噪聲需求。

表2 基線噪聲測(cè)試結(jié)果Table 2 Baseline noise test result

2) 原型機(jī)系統(tǒng)能量分辨及積分非線性

設(shè)定信號(hào)源輸出頻率為10 kHz的指數(shù)衰減信號(hào)，通過電荷注入板轉(zhuǎn)換為電荷信號(hào)后輸入到SAMPA芯片中，進(jìn)行能量分辨及積分非線性測(cè)試。設(shè)置SAMPA芯片的CSA增益為20 mV/fC，整形級(jí)達(dá)峰時(shí)間為160 ns，給定輸入電荷量為66 fC時(shí)，對(duì)輸出信號(hào)采集超過10 000個(gè)數(shù)據(jù)包。經(jīng)波形擬合和數(shù)據(jù)分析處理，得到信號(hào)的能譜如圖5所示。其中系統(tǒng)的能量分辨為1.4個(gè)ADC道(對(duì)應(yīng)電荷量為0.14 fC)。

圖5 輸出信號(hào)能譜Fig.5 Energy spectrum of output signal

改變信號(hào)幅度，在2.2～99 fC范圍內(nèi)，共給出10個(gè)輸入電荷量，每個(gè)輸入對(duì)應(yīng)的輸出波形被ADC采集超過10 000個(gè)數(shù)據(jù)包。對(duì)輸出的波形進(jìn)行擬合得到其對(duì)應(yīng)的最大幅度信息并進(jìn)行分析，進(jìn)而得到系統(tǒng)在輸入動(dòng)態(tài)范圍內(nèi)的積分非線性。選取通道0的分析結(jié)果進(jìn)行展示，該通道輸出電壓(ADC道值)的線性擬合結(jié)果如圖6a所示，積分非線性好于0.24%；殘差分布如圖6b所示，其變化小于±2ADC道(對(duì)應(yīng)電荷量為±0.2 fC)。

a——線性擬合結(jié)果；b——擬合殘差分布圖6 讀出電子學(xué)原型機(jī)系統(tǒng)積分線性Fig.6 Linearity of readout electronics prototype system

2.2 與GEM-TPC探測(cè)器聯(lián)合測(cè)試

本文利用55Fe放射源對(duì)原型機(jī)系統(tǒng)和商用電子學(xué)系統(tǒng)進(jìn)行了能量分辨率、計(jì)數(shù)率等指標(biāo)的對(duì)比測(cè)試，測(cè)試系統(tǒng)結(jié)構(gòu)如圖7所示，包括基于雙層氣體電子倍增器(GEM)的TPC探測(cè)器、讀出電子學(xué)原型機(jī)系統(tǒng)、ORTEC商用電子學(xué)系統(tǒng)。

圖7 測(cè)試系統(tǒng)結(jié)構(gòu)Fig.7 Structure of test system

2.3 能量分辨率測(cè)試結(jié)果

測(cè)試前，利用定標(biāo)器測(cè)得55Fe放射源事件率約為11 kHz。讀出電子學(xué)原型機(jī)系統(tǒng)和ORTEC商用電子學(xué)系統(tǒng)同時(shí)測(cè)試，讀出電子學(xué)原型機(jī)系統(tǒng)通道0的測(cè)試結(jié)果如圖8a所示。利用式(1)計(jì)算得到電子學(xué)的能量分辨率R1為23.52%；在相同條件下商用電子學(xué)系統(tǒng)測(cè)試結(jié)果如圖8b所示，由于商用電子學(xué)系統(tǒng)基線接近0，可忽略不計(jì)，利用式(2)求得ORTEC商用電子學(xué)系統(tǒng)的能量分辨率R2為25.49%。測(cè)試結(jié)果表明，在相同條件下，讀出電子學(xué)原型機(jī)系統(tǒng)的能量分辨率優(yōu)于商用電子學(xué)系統(tǒng)。

(1)

(2)

其中：Baseline為原型機(jī)系統(tǒng)基線噪聲值；Mean為電子學(xué)測(cè)得的能譜經(jīng)高斯擬合后得到的中心值。

a——讀出電子學(xué)原型機(jī)系統(tǒng)；b——ORTEC商用電子學(xué)系統(tǒng)圖8 55Fe放射源測(cè)試能譜Fig.8 Energy spectrum obtained by 55Fe source

調(diào)整55Fe放射源的位置，利用定標(biāo)器測(cè)得事例率約為23 kHz，讀出電子學(xué)原型機(jī)系統(tǒng)測(cè)得的能譜如圖9所示。利用式(1)計(jì)算求得原型機(jī)系統(tǒng)的能量分辨率R3為22.79%，在計(jì)數(shù)率增加1倍的情況下，原型機(jī)系統(tǒng)的能量分辨率沒有變差，說明系統(tǒng)可適用于計(jì)數(shù)率高于20 kHz的GEM-TPC探測(cè)器的讀出。

圖9 讀出電子學(xué)原型機(jī)系統(tǒng)能譜Fig.9 Energy spectrum of readout electronics prototype system

3 結(jié)論

本文介紹了一套適用于高計(jì)數(shù)率TPC探測(cè)器的讀出電子學(xué)原型機(jī)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。利用構(gòu)建的測(cè)試系統(tǒng)對(duì)原型機(jī)的基線噪聲、積分非線性、能量分辨及高計(jì)數(shù)率下的工作性能進(jìn)行了測(cè)試，結(jié)果表明系統(tǒng)具有良好的性能。通過與探測(cè)器進(jìn)行聯(lián)合測(cè)試，驗(yàn)證了電子學(xué)系統(tǒng)在實(shí)際工作中的性能指標(biāo)良好，能滿足CEE中TPC探測(cè)器的讀出需求。該系統(tǒng)結(jié)構(gòu)緊湊，通用靈活，指標(biāo)先進(jìn)，為后續(xù)CEE中TPC探測(cè)器前端電子學(xué)的設(shè)計(jì)提供了技術(shù)參考，也為CEE中TPC實(shí)驗(yàn)探測(cè)系統(tǒng)的建造提供了重要技術(shù)保障。

感謝挪威Bergen大學(xué)和法國IPN Orsay實(shí)驗(yàn)室對(duì)本工作提供的技術(shù)支持。