一種SoC研制流程及結(jié)構(gòu)化優(yōu)化方法研究

杜 斐，何嘉文，郭 蒙，蔡葉芳，田 澤

(航空工業(yè)西安航空計算技術(shù)研究所，陜西 西安 710068)

0 引 言

SoC技術(shù)是目前武器裝備電子系統(tǒng)低功耗、高性能、高可靠、超小型化的關(guān)鍵支撐技術(shù)，其以IP復(fù)用為基礎(chǔ)，以軟硬件協(xié)同設(shè)計為手段，以芯片為載體，具有高集成度、高復(fù)雜度的特征。其研制過程涉及軟件、硬件、系統(tǒng)、制造、封裝、測試、應(yīng)用驗證、芯片定型考核以及最終工程應(yīng)用等多個專業(yè)技術(shù)領(lǐng)域和產(chǎn)業(yè)環(huán)節(jié)[1-4]。

隨著超大規(guī)模集成電路的飛速發(fā)展，集成電路產(chǎn)品更新?lián)Q代的周期越來越短，與此同時，航空產(chǎn)品任務(wù)量大幅度的增加，也在很大程度上考驗著集成電路產(chǎn)品的研制質(zhì)量和周期。目前流行于網(wǎng)絡(luò)及各種教材的數(shù)字芯片研制流程僅適合入門者泛泛了解，不具備優(yōu)秀工程流程的全部要素，也不足以指導(dǎo)實際的芯片研制項目。結(jié)合項目實際情況，該文提出一種切實可行的SoC研制流程方法。并根據(jù)項目研發(fā)過程經(jīng)驗，對此流程方法提出了結(jié)構(gòu)優(yōu)化的方法，從而加速了產(chǎn)品開發(fā)效率，提高了產(chǎn)品質(zhì)量[5-6]。

1 SoC研制流程概述

SoC研制流程是以用戶需求為原始輸入，將其轉(zhuǎn)換為用戶可用SoC芯片及其必要附屬物的全過程中，一系列相互關(guān)聯(lián)、相互作用的活動。SoC研制不僅僅是單純做出芯片，而是需要完成芯片“產(chǎn)品包”的交付，其中產(chǎn)品包指完成一項主要產(chǎn)品的開發(fā)，而必須在開發(fā)過程中或最終的交付總和，產(chǎn)品包包括主交付SoC芯片、支持驗證與測試過程交付、支持芯片銷售與應(yīng)用的解決方案(輔助交付)、相關(guān)文檔與資料、產(chǎn)品知識產(chǎn)權(quán)交付。SoC研制流程的作用：規(guī)定和固化完成“產(chǎn)品包” 交付的工作行為及步驟 ，使得各部門協(xié)調(diào)有序不扯皮，各環(huán)節(jié)堵塞漏洞不違規(guī)，各崗位互相制約受監(jiān)督[7-10]。

2 SoC研制流程結(jié)構(gòu)優(yōu)化方法

識別SoC研制特征，優(yōu)化現(xiàn)行流程，規(guī)范化、制度化。以提高績效為目的，對SoC研制項目的業(yè)務(wù)流程進行梳理、分析、改善和監(jiān)控，并通過不斷優(yōu)化以及持續(xù)規(guī)范化、標(biāo)準(zhǔn)化，有效降低業(yè)務(wù)處理成本，提高效率，使流程能快速反映市場與用戶需求，提升決策反應(yīng)能力，使SoC研制流程成為適合新技術(shù)條件下及新組織架構(gòu)下的研發(fā)模式和項目實際[11-13]。

2.1 優(yōu)秀工程流程具備的特點

(1)結(jié)構(gòu)合理。

層次自上而下，描述階段、步驟、任務(wù)及活動，越到下層越具體。

(2)定義清晰。

每項工作都在流程中明確規(guī)定，所有與芯片項目相關(guān)的人員都能清楚他們參與什么工作，應(yīng)該用什么方法完成。

(3)涵蓋項目全周期。

流程涵蓋從起始端(用戶需求)到結(jié)束端(市場應(yīng)用)的項目全生命周期。

(4)要素齊備。

流程中每項活動的描述有唯一責(zé)任人，有明確的輸入輸出樣板，明確的評價要素，以及明確的時間界限。

2.2 普通數(shù)字流程缺點

目前流行于網(wǎng)絡(luò)及各種教材的數(shù)字芯片流程如圖1和圖2所示。

圖1 VSI聯(lián)盟的SoC設(shè)計流程

圖2 一般的軟硬件協(xié)同設(shè)計方法學(xué)

此類流程僅適合入門者泛泛了解，不具備優(yōu)秀工程流程的全部要素，也不足以指導(dǎo)實際的芯片研制項目[14-15]。

2.3 數(shù)字集成電路研制流程

從功能、性能等角度提取特征、充分挖掘并進行分析及細(xì)化，提出系統(tǒng)對芯片功能、性能及接口等基本要求，并充分考慮芯片未來發(fā)展及生命周期，對需求進行科學(xué)表征、充分驗證，最終形成需求規(guī)范。以需求獲取階段輸出的需求規(guī)范為輸入，提出一種滿足需求的最優(yōu)芯片軟硬件系統(tǒng)方案。系統(tǒng)級設(shè)計階段最終輸出芯片的功能規(guī)范、體系結(jié)構(gòu)設(shè)計、驗證實施方案、詳細(xì)設(shè)計、軟件需求說明書以及軟件詳細(xì)設(shè)計。通過進行軟硬件協(xié)同設(shè)計、軟硬件協(xié)同驗證、物理設(shè)計與驗證、管殼及封裝設(shè)計等步驟，最終輸出物理版圖以及配套文檔并交付芯片制造廠商。流片、封裝屬于芯片制造過程，SoC研制流程重點關(guān)注芯片的測試過程[16-17]。

SoC研制流程如圖3所示。

圖3 SoC研制流程

2.4 數(shù)字集成電路實現(xiàn)流程

集成電路設(shè)計和開發(fā)控制要求定義七項活動分別是：

01立項論證->02需求獲取及項目策劃->03系統(tǒng)級設(shè)計->04前端設(shè)計->05后端及封裝設(shè)計 ->06流片及封裝->07測試及設(shè)計開發(fā)確認(rèn)

數(shù)字集成電路實現(xiàn)流程管理規(guī)定5個階段及工作流程分別是：

1)方案階段(F)。

·立項

·需求調(diào)研

·項目策劃

2)設(shè)計階段(C)。

·系統(tǒng)設(shè)計

*體系架構(gòu)設(shè)計

*需求細(xì)化

·前端設(shè)計

*模塊/IP設(shè)計驗證

*軟件設(shè)計測試

*互聯(lián)、集成

*虛擬仿真驗證

*FPGA原型驗證

·后端及封裝設(shè)計

*物理設(shè)計

*管殼定制

*封裝工藝設(shè)計

*夾具定制

3)試制階段(S)。

·流片封裝

·摸底試驗

*ATE測試

*可靠性試驗

*環(huán)境適應(yīng)性試驗

·功能驗證

*樣片測試

*協(xié)議符合性測試

*系統(tǒng)應(yīng)用驗證

*初樣試用

4)定型階段(D)。

·定型準(zhǔn)備

·研制總結(jié)

·所級定型

·用戶定型

數(shù)字集成電路階段劃分明確，步驟描述具體，可以正常運行，但還有以下方面可以進行優(yōu)化：

(1)結(jié)構(gòu)化、層次化還不十分明顯，需制定對應(yīng)的子流程和支撐流程；

(2)未指導(dǎo)項目團隊及資源按階段動態(tài)組建、配置和釋放，易導(dǎo)致冗余資源占用嚴(yán)重；

(3)項目管理方面的步驟與活動不夠全面；

(4)對于活動角色只定義到了項目組一級，流程責(zé)任人不明確；

(5)業(yè)務(wù)線(決策關(guān)鍵控制點)與技術(shù)線(技術(shù)類評審)未明確區(qū)分、關(guān)鍵控制點不明確；

(6)對執(zhí)行的監(jiān)控和約束不足。

3 結(jié)構(gòu)化SoC研發(fā)流程

3.1 SoC研制項目流程優(yōu)化思路

面向SoC項目全周期，將流程按階段結(jié)構(gòu)化，并分層、分級，形成三級流程體系，并實現(xiàn)統(tǒng)一化、規(guī)范化。

一級流程：面向階段和評審點。

二級流程：各階段子流程，指導(dǎo)項目組對各階段業(yè)務(wù)、人員及資源的管理。

三級流程：部分專業(yè)技術(shù)的開發(fā)流程以及各職能(專業(yè)領(lǐng)域)角色的流程、關(guān)鍵交付件模板等。

梳理、修訂一級流程的主要活動，使其結(jié)構(gòu)界面更清晰、更適應(yīng)項目實際。

識別出SoC芯片研制過程中的里程碑點和關(guān)鍵控制點(業(yè)務(wù)決策評審點DCP、技術(shù)評審點TR、關(guān)鍵里程碑/事件點)。

建立規(guī)范的芯片研制決策評審機制和技術(shù)評審流程及操作指導(dǎo)。

流程涵蓋跨職能、跨專業(yè)的項目團隊角色，能指導(dǎo)角色自身及職能(專業(yè)領(lǐng)域)負(fù)責(zé)人對本職能或?qū)I(yè)的業(yè)務(wù)管理。

3.2 結(jié)構(gòu)化的流程設(shè)計思想

第一層次：階段(一級流程)。

作用：決策層進行階段評審和投入，總體把握研發(fā)進程。

第二層次：步驟(二級流程)。

作用：管理層識別和設(shè)置各階段關(guān)鍵步驟。

第三、四層次：任務(wù)和活動(三級流程)。

作用：執(zhí)行層具體完成流程中的活動，是操作說明。

3.3 結(jié)構(gòu)化SoC研發(fā)流程的實施方式

結(jié)構(gòu)化SoC研制流程的實施方式如圖4所示。

圖4 結(jié)構(gòu)化SoC研制流程的實施方式

3.4 結(jié)構(gòu)化SoC研制流程關(guān)鍵控制點

結(jié)構(gòu)化SoC研制流程關(guān)鍵控制點如圖5所示。

圖5 結(jié)構(gòu)化SoC研制流程關(guān)鍵控制點

3.5 結(jié)構(gòu)化研制流程主要人員、活動及各階段輸出

結(jié)構(gòu)化研制流程主要人員、活動及各階段輸出如圖6所示。

圖6 結(jié)構(gòu)化研制流程主要人員、活動及各階段輸出

4 結(jié)束語

SoC技術(shù)的發(fā)展把集成電路帶入低風(fēng)險、靈活性強和開發(fā)迅速的時代，為中國的微電子技術(shù)提供了更科學(xué)的方法和技術(shù)。結(jié)合項目實際情況，該文提出一種切實可行的SoC研制流程方法，并總結(jié)項目研發(fā)過程經(jīng)驗，對此流程方法提出了結(jié)構(gòu)優(yōu)化的方法，從而進一步加速了產(chǎn)品開發(fā)效率，提高了產(chǎn)品質(zhì)量，節(jié)省了產(chǎn)品研發(fā)成本，滿足了細(xì)分市場客戶需求，提高了產(chǎn)品占有率。