基于憶阻器的感存算一體技術(shù)綜述

張 章 李 超 韓婷婷 許 傲 程 心* 劉 鋼 解光軍

①(合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院 合肥 230601)

②(上海交通大學(xué)電子信息與電氣學(xué)院 上海 200240)

1 引言

馮·諾依曼計(jì)算架構(gòu)為計(jì)算機(jī)提供了理論指導(dǎo)，二進(jìn)制編碼、順序執(zhí)行等優(yōu)勢(shì)使其成為計(jì)算機(jī)領(lǐng)域主導(dǎo)。然而隨著人工智能時(shí)代的到來，巨量數(shù)據(jù)的深度處理和存儲(chǔ)要求更高的運(yùn)算速度和更低的能耗。計(jì)算和存儲(chǔ)單元的相互分離引起速度瓶頸與功耗浪費(fèi)，傳統(tǒng)計(jì)算機(jī)架構(gòu)無法滿足目標(biāo)檢測(cè)、情感理解等需要。因此新型計(jì)算存儲(chǔ)一體化技術(shù)成為研究的重要方向。

憶阻器[1]是一種新型納米器件，阻值與流經(jīng)的電荷相關(guān)且具有非易失性。憶阻器研究涉及微電子、材料學(xué)、凝聚態(tài)物理、人工智能等學(xué)科領(lǐng)域，應(yīng)用涵蓋信息存儲(chǔ)[2，3]、非易失邏輯[4，5]、非線性動(dòng)力學(xué)[6，7]、混沌電路[8—10]、憶阻神經(jīng)網(wǎng)絡(luò)[11—13]、神經(jīng)元模型[14，15]等眾多方向，并由此實(shí)現(xiàn)仿生神經(jīng)元、長(zhǎng)短期記憶、聯(lián)想學(xué)習(xí)等認(rèn)知功能。此外，憑借高密度、低延遲、非易失性等特性，憶阻器成為存算一體技術(shù)的重要研究方向，同時(shí)也為感存算一體技術(shù)提供了可靠的解決方案。

憶阻器存算一體技術(shù)[16]常以大規(guī)模交叉陣列為基礎(chǔ)，參加計(jì)算的電導(dǎo)直接存儲(chǔ)在陣列中。隨著半導(dǎo)體工藝的快速發(fā)展，納米傳感器同憶阻器集成，感知、存儲(chǔ)和運(yùn)算進(jìn)一步融合，傳感器感知的模擬信號(hào)直接經(jīng)過憶阻器陣列運(yùn)算和存儲(chǔ)，減少數(shù)據(jù)交換。

從基于憶阻器的存算一體技術(shù)和感存算一體技術(shù)兩方面綜述了該領(lǐng)域的主要研究方向、研究進(jìn)展、存在的問題，分析該領(lǐng)域發(fā)展規(guī)律并提出思考。

2 憶阻器存算一體技術(shù)

憶阻器存算一體架構(gòu)[17]提出后，引起研究人員的廣泛關(guān)注。按照計(jì)算方式憶阻器存算一體技術(shù)可歸結(jié)為以下兩種類別。

2.1 存算一體的邏輯電路

存算一體邏輯電路包含憶阻器實(shí)質(zhì)蘊(yùn)含邏輯[18](material IMPlication logic， IMP)和憶阻器輔助邏輯[19](Memristor-Aided loGIC， MAGIC)，以電阻狀態(tài)為參量，基于阻值轉(zhuǎn)變實(shí)現(xiàn)邏輯運(yùn)算并將結(jié)果直接存儲(chǔ)為阻值。

如圖1(a)所示，兩個(gè)并聯(lián)的憶阻器串聯(lián)接地電阻構(gòu)成基本IMP邏輯單元。Vset是憶阻器置邏輯1的負(fù)電壓，Vclear是憶阻器置邏輯0的正電壓。Vclose是阻值轉(zhuǎn)變閾值電壓，Vcond是不改變阻值的負(fù)電壓。IMP的操作步驟如下：(1)通過對(duì)憶阻器P和Q施加Vset或者Vclear將整個(gè)邏輯單元初始化；(2)對(duì)憶阻器P和Q的正端分別施加大小為Vcond和Vset的電壓；(3)根據(jù)電路分壓原理，操作結(jié)果存儲(chǔ)為憶阻器Q的阻值。如圖1(b)所示，兩憶阻器正端相連構(gòu)成輔助邏輯非門。操作步驟如下：(1)將憶阻器M2設(shè)定初始狀態(tài)；(2)整體施加V0的電壓(V0＞Vclear＞=V0/2)，結(jié)果存儲(chǔ)為M2阻態(tài)。

圖1 基于憶阻器的邏輯單元

根據(jù)IMP和MAGIC設(shè)計(jì)方法，研究人員先后設(shè)計(jì)了全加器[20]、可重構(gòu)邏輯門[21]等基礎(chǔ)邏輯組件。2015年，Li等人[22]采用憶阻器陣列作為核心模塊，完成并行計(jì)算、學(xué)習(xí)、記憶以及邏輯功能。2017年，Cheng等人[23]基于IMP設(shè)計(jì)方法完成可重復(fù)編程的邏輯電路，在2×4陣列中完成1位全加器，為開發(fā)大規(guī)模非易失性內(nèi)存計(jì)算體系提供重要基礎(chǔ)。

當(dāng)前的研究焦點(diǎn)主要集中在先進(jìn)算法的改進(jìn)和整體結(jié)構(gòu)的優(yōu)化等方面。2019年，Karimi等人[24]提出有效的憶阻多路復(fù)用器，用來實(shí)現(xiàn)高性能數(shù)字邏輯電路。并基于IMP邏輯運(yùn)算提出了3種新算法和結(jié)構(gòu)，與之前的多路復(fù)用器相比，該方法可以將輸出存儲(chǔ)在憶阻器內(nèi)，并在減少操作步驟、提高復(fù)用器速度、減少布局面積等方面具有優(yōu)勢(shì)。2020年，Ben-Hur等人[25]提出稱為單行邏輯執(zhí)行的綜合和內(nèi)存中映射(Synthesis and In-memory MaPping of Logic Execution in a single Row， SIMPLER)的自動(dòng)合成流程，用于優(yōu)化內(nèi)存單指令多數(shù)據(jù)流(Single Instruction Multiple Data， SIMD)吞吐量。通過重用邏輯單元以節(jié)省面積并允許實(shí)例同時(shí)執(zhí)行，利用啟發(fā)式算法快速生成針對(duì)巨大基準(zhǔn)的優(yōu)化映射，為設(shè)計(jì)高效憶阻器存算單元提供參考。

除上述研究成果外，眾多優(yōu)秀團(tuán)隊(duì)同樣推動(dòng)了憶阻器存算一體的高水平發(fā)展。Liu等人[26]通過憶阻器陣列的超高效混合信號(hào)計(jì)算能力加速神經(jīng)網(wǎng)絡(luò)。Halawani等人[27]提出可重配置的通用單陣列架構(gòu)，實(shí)現(xiàn)正負(fù)電導(dǎo)的乘加運(yùn)算。Zhang等人[28]提出一種解決數(shù)據(jù)密集型應(yīng)用程序的新型混合計(jì)算架構(gòu)。Alam等人[29]開發(fā)出使用憶阻器輔助邏輯的隨機(jī)計(jì)算內(nèi)存乘法器。Kolms等人[30]基于微控制器完成憶阻器模擬計(jì)算的原型實(shí)現(xiàn)及零值表示。Zanotti等人[31]基于3種憶阻器技術(shù)校準(zhǔn)的物理緊湊模型分析出智能可重構(gòu)內(nèi)存邏輯相比傳統(tǒng)架構(gòu)平均節(jié)省40%以上的高壓脈沖。Cheng等人[32]完成低功耗邊緣內(nèi)存計(jì)算的非易失性布爾邏輯和算術(shù)單元設(shè)計(jì)。Dai等人[33]基于電阻隨機(jī)存取存儲(chǔ)器的多級(jí)單元乘法器的內(nèi)存計(jì)算方法提出查找表操作，以優(yōu)化乘法器電路的速度、面積和功率。Zhou等人[34]首次提出3端單憶阻單電阻結(jié)構(gòu)的非易失性數(shù)字邏輯系統(tǒng)并進(jìn)行功能驗(yàn)證。Halawani等人[35]對(duì)搜索引擎和特征提取架構(gòu)進(jìn)行仿真并在單周期內(nèi)產(chǎn)生多輸出特征圖。

2.2 存算一體的類腦電路

憶阻器構(gòu)建的多種神經(jīng)網(wǎng)絡(luò)，例如Hopfield神經(jīng)網(wǎng)絡(luò)(Hopfiled Neural Network， HNN)、脈沖神經(jīng)網(wǎng)絡(luò)(Spiking Neuron Networks， SNN)、卷積神經(jīng)網(wǎng)絡(luò)(Convolutional Neural Network， CNN)是低功耗類腦計(jì)算的重要基礎(chǔ)。

為探究實(shí)際電路，2015年，Chu等人[36]搭建了圖2(a)所示的HNN系統(tǒng)，捕獲的圖像經(jīng)過處理單元轉(zhuǎn)換為神經(jīng)信號(hào)，然后根據(jù)時(shí)序相依可塑性學(xué)習(xí)規(guī)則對(duì)陣列權(quán)重進(jìn)行調(diào)整，再利用輸出神經(jīng)元輸出訓(xùn)練和測(cè)試信號(hào)，在5×6大小圖像中實(shí)現(xiàn)數(shù)字0～9高達(dá)95%的識(shí)別精度，為憶阻器類腦計(jì)算的電路設(shè)計(jì)提供了工程化參考。

小規(guī)模憶阻器陣列的實(shí)現(xiàn)證明憶阻器在存算一體的類腦電路中具有低功耗、高效率等優(yōu)勢(shì)。2018年，Li等人[37]在如圖2(b)的1晶體管—1電阻(One-Transistor/One-Resistor， 1T-1R)陣列上成功構(gòu)建完整的兩層感知器，加入可靠的雙脈沖電導(dǎo)編程不斷適應(yīng)和更新權(quán)值，實(shí)現(xiàn)網(wǎng)絡(luò)的在線快速訓(xùn)練，對(duì)手寫數(shù)字的識(shí)別準(zhǔn)確率高達(dá)91.71%。

SNN神經(jīng)元模型是類腦神經(jīng)信號(hào)處理、突觸可塑性和聯(lián)合學(xué)習(xí)的重要工具。2020年，Duan等人[38]搭建了一個(gè)基于憶阻器的脈沖神經(jīng)網(wǎng)絡(luò)，可以實(shí)現(xiàn)全有或全無、脈沖求和、動(dòng)態(tài)邏輯和增益調(diào)制等功能，在圖2(c)所示的單片集成4×4陣列中進(jìn)行快速高效的模式識(shí)別和在線監(jiān)督學(xué)習(xí)，利用人工神經(jīng)元的乘法增益調(diào)制實(shí)現(xiàn)重新映射，增強(qiáng)了人工視覺系統(tǒng)的穩(wěn)定性。為神經(jīng)計(jì)算的硬件實(shí)現(xiàn)提供一條節(jié)能、高度生物化的途徑。

圖2 基于憶阻器的類腦電路

最近，清華大學(xué)Yao等人[39]在2020年《Nature》發(fā)文，首次成功實(shí)現(xiàn)完全基于憶阻器的CNN網(wǎng)絡(luò)硬件電路。如圖2(d)所示，一共集成8塊包含2048個(gè)單元的憶阻器陣列，有效提升并行計(jì)算效率。此外，還提出一種高效混合訓(xùn)練方法，以適應(yīng)設(shè)備缺陷，改進(jìn)整個(gè)系統(tǒng)性能。相較于當(dāng)前最優(yōu)的圖形處理器能效高出一個(gè)數(shù)量級(jí)，且可擴(kuò)展至大型網(wǎng)絡(luò)。

此外，眾多研究團(tuán)隊(duì)也取得了令人鼓舞的研究進(jìn)展。Balaji等人[40]將SNN映射到交叉陣列，最大限度減少尖峰延遲和能耗。Tan等人[41]采用憶阻器的氧空位傳輸隧道結(jié)模擬生物突觸的神經(jīng)傳遞過程。Wijesinghe等人[42]利用憶阻器固有隨機(jī)性模擬尖峰神經(jīng)元功能，并將其摻入深度隨機(jī)尖峰神經(jīng)網(wǎng)絡(luò)中。Zhang等人[43]提出一種多層神經(jīng)網(wǎng)絡(luò)新型電路并將自適應(yīng)反向傳播算法用于訓(xùn)練神經(jīng)網(wǎng)絡(luò)、異或邏輯和字符識(shí)別。Zhao等人[44]制備出良好柔韌性和穩(wěn)定性的新型憶阻器，刺激突觸行為的脈沖周期勝過基準(zhǔn)憶阻器。Greenberg-Toledo等人[45]提出支持常用動(dòng)量算法的憶阻器突觸，顯著改善收斂性。Sun等人[46]提出憶阻器級(jí)聯(lián)框架，通過級(jí)聯(lián)多個(gè)神經(jīng)網(wǎng)絡(luò)處理單元提高數(shù)據(jù)處理能力。Hu等人[47]實(shí)現(xiàn)了全光控模擬憶阻器，其憶阻通過改變控制光的波長(zhǎng)即可在連續(xù)范圍內(nèi)可逆調(diào)節(jié)，多介導(dǎo)狀態(tài)可模擬依賴尖峰時(shí)序的可塑性。Li等人[48]制備了一種用于智能神經(jīng)形態(tài)系統(tǒng)的可重構(gòu)神經(jīng)元，利用兩種不同電解質(zhì)、銅離子遷移率的異質(zhì)雙層導(dǎo)電絲狀憶阻器實(shí)現(xiàn)可控的記憶和突觸行為。Bae等人[49]將隨機(jī)行為植入權(quán)重更新信號(hào)，提出一種憶阻神經(jīng)網(wǎng)絡(luò)可編程隨機(jī)權(quán)重生成方法。

3 感存算一體技術(shù)

憶阻器結(jié)合微納傳感器工藝構(gòu)建感知、存儲(chǔ)、計(jì)算一體的相關(guān)技術(shù)成為人工智能新的研究方向。目前憶阻器感存算一體技術(shù)大致劃分為觸覺、視覺、嗅覺、聽覺等類別，3維集成工藝也是感存算技術(shù)的重要研究方向。

3.1 觸覺感存算一體技術(shù)

觸覺仿生皮膚由壓力感受器實(shí)時(shí)感知壓力空間分布，并將壓力數(shù)據(jù)存儲(chǔ)在外部存儲(chǔ)器中以操縱分配的識(shí)別和智能任務(wù)。具有存算單元的壓力感覺神經(jīng)元不僅可以檢測(cè)外部刺激信號(hào)，還可在模擬的大腦皮層中存儲(chǔ)復(fù)雜信號(hào)并進(jìn)行預(yù)處理。

觸覺記憶單元是觸覺感存算技術(shù)的基礎(chǔ)，2016年，Zhu等人[50]引入存儲(chǔ)單元陣列記錄壓力分布，利用分壓原理存儲(chǔ)觸覺信號(hào)成功實(shí)現(xiàn)觸覺存儲(chǔ)。為實(shí)現(xiàn)觸覺識(shí)別，2019年，Zhang等人[51]將兩端壓阻傳感器與基于電解質(zhì)的憶阻器進(jìn)行集成，搭建一個(gè)如圖3(a)所示的觸覺神經(jīng)元系統(tǒng)，使用微金字塔結(jié)構(gòu)制作壓阻式壓力傳感器感知靜態(tài)壓力和動(dòng)態(tài)壓力，基于電解質(zhì)憶阻器模擬基本突觸功能。將觸覺感知系統(tǒng)組裝在智能筆的底部，用來識(shí)別英文字符。采用定制筆觸對(duì)單字符收集20組數(shù)據(jù)，10次訓(xùn)練后的字符識(shí)別精度為91.7%。

為提升觸覺感知陣列大小以及多感知能力，2020年，Jiang等人[52]將設(shè)計(jì)良好的壓電有機(jī)發(fā)光二極管陣列覆蓋在壓電憶阻器陣列上，制造出圖3(b)所示的雙激發(fā)矩陣，將壓力傳感、記憶功能和實(shí)時(shí)照片生成功能集成在一個(gè)系統(tǒng)中，在15×15大小的觸覺感知矩陣上完成了對(duì)字母“N”“P”以及五角星、鉆石、眼睛等特殊圖形的感知、記憶以及實(shí)時(shí)處理。

生物的某些觸覺系統(tǒng)不僅完成對(duì)觸覺的感知、存儲(chǔ)和處理，更會(huì)對(duì)外界的相關(guān)刺激進(jìn)行快速回應(yīng)。2020年，He等人[53]首次使用3個(gè)柔性電子元件分別作為壓力傳感器、閾值控制單元(Threshold Controlling Unit， TCU)和電化學(xué)致動(dòng)器，構(gòu)建了圖3(c)所示的完整的人工反射弧。整個(gè)系統(tǒng)構(gòu)建在柔性的聚二甲基硅氧烷(PolyDiMethylSiloxane，PDMS)彈性膜上，使用可拉伸金膜作為導(dǎo)電層，利用涂有碳納米管的PDMS薄膜電阻式壓力傳感器模擬皮膚，金屬有機(jī)框架憶阻器構(gòu)成TCU，多壁碳納米管電化學(xué)執(zhí)行器模擬肌肉。

迄今為止，數(shù)千優(yōu)秀成果促進(jìn)了觸覺感存算技術(shù)的高速發(fā)展。Liu等人[54]開發(fā)出一種雙極開關(guān)行為電阻型非易失性存儲(chǔ)器件。Sun等人[55]將仿生電子皮膚和憶阻器耦合以模仿人類感覺記憶，開發(fā)出一種高響應(yīng)、自供電人工觸覺記憶系統(tǒng)。Wang等人[56]提出一種基于皮膚感覺處理器的情緒生成和演化的憶阻電路。Wan等人[57]開發(fā)了一種光學(xué)和壓力雙峰感覺神經(jīng)元實(shí)現(xiàn)雙感覺融合，通過模擬多透明模式實(shí)現(xiàn)融合視觸覺的增強(qiáng)識(shí)別。Rahman等人[58]將可拉伸壓力傳感器、相變氧化物薄膜和憶阻器存儲(chǔ)元件組合，實(shí)時(shí)檢測(cè)并響應(yīng)壓力和溫度，對(duì)疼痛刺激具有真實(shí)閾值特征。Liu等人[59]通過耦合竹狀氮化鎵引入壓電效應(yīng)，通過機(jī)械變形的感應(yīng)電壓進(jìn)行調(diào)制。Kim等人[60]結(jié)合阻變壓力傳感器、環(huán)形振蕩器和離子凝膠門控晶體管構(gòu)造人工機(jī)械感受器，將壓力輸入轉(zhuǎn)換為電刺激信號(hào)并以振蕩方式驅(qū)動(dòng)蟑螂腿運(yùn)動(dòng)。

3.2 視覺感存算一體技術(shù)

人類視覺感知系統(tǒng)收集信息后經(jīng)過簡(jiǎn)單預(yù)處理并發(fā)送至大腦皮層進(jìn)行深度識(shí)別，處理后的圖像信息根據(jù)重要度進(jìn)行短期或長(zhǎng)期存儲(chǔ)。傳統(tǒng)視覺感知將圖像感知、處理、存儲(chǔ)相分割，產(chǎn)生的冗余數(shù)據(jù)大大降低感知速度。受人類視覺系統(tǒng)和憶阻器突觸功能的啟發(fā)，研究人員將光學(xué)感知器和憶阻器進(jìn)行集成，為光學(xué)學(xué)習(xí)、存儲(chǔ)、計(jì)算和識(shí)別融合發(fā)展提供了一種新思路。

圖3 觸覺感存算一體技術(shù)

在視覺感存算技術(shù)的發(fā)展歷程中，大量研究人員投入到光學(xué)憶阻材料、器件、陣列等方面。2013年，Emboras等人[61]實(shí)現(xiàn)了憶阻器高低阻轉(zhuǎn)變過程中光信號(hào)在波導(dǎo)中傳輸?shù)母淖儭?015年，Tan等人[62]制造出一種電脈沖擦除的新型光耦合器件，對(duì)于不同光照強(qiáng)度和光照時(shí)間呈現(xiàn)不同的光電響應(yīng)，可通過光照進(jìn)行準(zhǔn)確的信息寫入。

2018年，Seo等人[63]制備了同時(shí)實(shí)現(xiàn)突觸和光學(xué)傳感功能的視神經(jīng)突觸設(shè)備。如圖4(a)所示，實(shí)現(xiàn)了對(duì)彩色和混色光學(xué)信息的感知、存儲(chǔ)以及簡(jiǎn)單的預(yù)處理功能。人工視覺細(xì)胞包括3種神經(jīng)元，神經(jīng)元為28×28陣列。利用該視神經(jīng)突觸設(shè)備搭建了一個(gè)光學(xué)神經(jīng)網(wǎng)絡(luò)，不僅減少了外圍電路的復(fù)雜度，而且在訓(xùn)練次數(shù)飽和后對(duì)彩色和混合圖像的識(shí)別精度超過90%，是傳統(tǒng)神經(jīng)網(wǎng)絡(luò)的兩倍多。

雙端光學(xué)憶阻器的誕生對(duì)于提高系統(tǒng)集成度有著重要意義。2019年，Zhou等人[64]制備了如圖4(b)的光電阻存儲(chǔ)器，該器件同時(shí)具備非易失性可切換電阻和光調(diào)諧特性。光電突觸將光刺激轉(zhuǎn)換為電導(dǎo)狀態(tài)臨時(shí)存儲(chǔ)，較高的光強(qiáng)下，尖峰電流和保留時(shí)間增加更快，對(duì)應(yīng)像素積累效果越強(qiáng)。其生物感知方式、預(yù)處理結(jié)構(gòu)等為簡(jiǎn)化電路提供可靠方向。

透明、柔性的人工視覺器件使構(gòu)建高仿真生物突觸成為可能。2020年，Yang等人[65]在3類基底上實(shí)現(xiàn)了高度透明的人工突觸，通過鈣鈦礦界面中的載流子俘獲和釋放實(shí)現(xiàn)了對(duì)紫外光和深紅色光雙模操作，在識(shí)別和記憶的基礎(chǔ)上完成了對(duì)于不同刺激的短期記憶和長(zhǎng)期記憶，實(shí)驗(yàn)結(jié)果如圖4(c)所示。這種多功能突觸為光學(xué)多級(jí)數(shù)據(jù)存儲(chǔ)、模式識(shí)別和生物啟發(fā)的智能人工視覺設(shè)備開辟了一個(gè)透明柔性的鈣鈦礦人工突觸新時(shí)代。

Lorenzi等人[66]使用250個(gè)憶阻器突觸單元網(wǎng)絡(luò)成功識(shí)別5像素×5像素的二進(jìn)制圖像。Sarkar等人[67]提出一種生物啟發(fā)神經(jīng)形態(tài)電路系統(tǒng)，開發(fā)出10種模式用于訓(xùn)練和測(cè)試，成功識(shí)別0～9的數(shù)字圖像。Ascoli等人[68]提出用于集成高分辨率視覺傳感器陣列的內(nèi)存計(jì)算范例，在同一物理位置處理信息和存儲(chǔ)數(shù)據(jù)以增強(qiáng)蜂窩非線性網(wǎng)絡(luò)的性能。Dong等人[69]提出多突觸電路和單激活單元合成的神經(jīng)元電路，用于實(shí)現(xiàn)單圖像超分辨率重建。Halawani等人[70]提出一種利用有損2維離散小波變換的圖像壓縮架構(gòu)，包含中間存儲(chǔ)器陣列和原始圖像壓縮存儲(chǔ)器。Wu等人[71]通過協(xié)同光學(xué)預(yù)處理單元和增強(qiáng)神經(jīng)網(wǎng)絡(luò)，在不同的光噪聲下完成自適應(yīng)模式識(shí)別任務(wù)。Lin等人[72]成功開發(fā)出一種模數(shù)混合憶阻器，用于圖像模式識(shí)別中準(zhǔn)確度和速度的調(diào)節(jié)。Sun等人[73]對(duì)2維無鉛鈣鈦礦的光刺激突觸可塑性進(jìn)行總結(jié)，證明其滿足神經(jīng)形態(tài)計(jì)算所需的復(fù)雜性和自由度。Yang等人[74]利用石墨烯雜化結(jié)構(gòu)的雙向光誘導(dǎo)響應(yīng)完成光探測(cè)器、光刺激突觸以及全光調(diào)制的數(shù)字邏輯電路。Wang等人[75]開發(fā)出超靈敏人工視覺陣列實(shí)現(xiàn)預(yù)處理并降噪，完成超低功耗弱光檢測(cè)、圖像感應(yīng)和存儲(chǔ)、視覺識(shí)別等功能。Hsu等人[76]通過優(yōu)化非揮發(fā)性鈣鈦礦基光憶阻器的厚度，完成集成紅光激發(fā)的傳感、存儲(chǔ)和信號(hào)處理功能的模擬光子突觸。Zhang等人[77]利用光電探測(cè)器復(fù)合憶阻器完成可控光調(diào)制突觸記憶行為，實(shí)現(xiàn)視覺記憶仿真并建立視覺存儲(chǔ)陣列以完成圖案化光分布的檢測(cè)和存儲(chǔ)過程。Dong等人[78]提出一種新型陣列及外圍電路，構(gòu)造一個(gè)通用鏈接系數(shù)應(yīng)用于多焦點(diǎn)圖像融合問題。

圖4 視覺感存算一體技術(shù)

3.3 嗅覺感存算一體技術(shù)

嗅覺感存算技術(shù)起步較晚、應(yīng)用范圍小且識(shí)別精度較差，目前的研究熱點(diǎn)集中在納米氣體傳感器材料、瞬態(tài)響應(yīng)以及感測(cè)精度等基礎(chǔ)研究方面。

2015年，Nyenke等人[79]設(shè)計(jì)、制造并測(cè)試了3種憶阻器對(duì)于氧氣的感知能力，通過憶阻器的記憶能力實(shí)現(xiàn)被動(dòng)傳感器，但整個(gè)系統(tǒng)感知周期長(zhǎng)、感測(cè)精度低且感知?dú)怏w單一、應(yīng)用面較窄。2017年，Shulaker等人[80]成功構(gòu)建了碳納米管場(chǎng)效應(yīng)晶體管(Carbon-Nanotube Field-Effect Transistor， CNFET)、阻變存儲(chǔ)器(Resistive Random-Access Memory， RRAM)、硅基晶體管相疊加的嗅覺感存算芯片，實(shí)驗(yàn)驗(yàn)證了對(duì)于7種環(huán)境氣體的感知、存儲(chǔ)以及在線識(shí)別功能，結(jié)果如圖5所示。頂層氣體傳感器在感知?dú)怏w后產(chǎn)生輸出電壓，輸出電壓直接寫入下一層RRAM存儲(chǔ)陣列，CNFET存儲(chǔ)器按順序打開并讀取，分類加速器將圖案與先前學(xué)習(xí)的圖案進(jìn)行匹配計(jì)數(shù)，計(jì)數(shù)超過設(shè)定預(yù)設(shè)閾值時(shí)輸出識(shí)別結(jié)果。整個(gè)系統(tǒng)響應(yīng)速度快、感知?dú)怏w種類豐富，但在識(shí)別相似氣體時(shí)，例如白酒、酒精、伏特加等響應(yīng)差距較小，需要額外的放大電路才足以進(jìn)行分類，增加了結(jié)構(gòu)復(fù)雜度。

2019年，Iwata等人[81]提出一種新的氣體傳感器輸出處理技術(shù)。對(duì)嗅覺傳感器陣列的瞬態(tài)響應(yīng)進(jìn)行提取后，存儲(chǔ)為憶阻器電阻來進(jìn)行氣體判別。施加對(duì)應(yīng)脈沖到憶阻器，成功區(qū)分丙酮和乙醇兩種測(cè)試氣體。這種瞬態(tài)嗅覺處理技術(shù)操作簡(jiǎn)單、響應(yīng)較快，并且對(duì)于相似氣體具備較好的區(qū)別度，是未來新型嗅覺感存算技術(shù)的重要參考。

除此，Adeyemo等人[82]使用惠普(Hewlett-Packard， HP)憶阻器模型將憶阻器交叉陣列用作氣體傳感器以提高感測(cè)精度，并提供良好的冗余措施。Khandelwal等人[83]開發(fā)出一種可模擬故障的氣體傳感憶阻器模型，進(jìn)行仿真并與自動(dòng)化設(shè)計(jì)工具集成。Wen等人[84]使用熱線電阻、憶阻器、反饋補(bǔ)償網(wǎng)絡(luò)和基本電路組件構(gòu)建一種新型氣體累積流量傳感器，將憶阻器與管道橫截面積相結(jié)合來測(cè)量氣體積累量。Vidis等人[85]合并類似電容器結(jié)構(gòu)的氣體檢測(cè)和電阻開關(guān)功能，可用作氣體觸發(fā)的可控硅開關(guān)和內(nèi)置存儲(chǔ)器的氣體傳感器。

3.4 聽覺感存算一體技術(shù)

現(xiàn)有機(jī)器聽覺通過大數(shù)據(jù)的整合處理，實(shí)現(xiàn)語言翻譯、語意理解、歌曲識(shí)別等功能。將憶阻系統(tǒng)用于聽覺信號(hào)處理的研究尚處于初期階段，聲波的多尺度、時(shí)間依賴性、獨(dú)特時(shí)空編碼等特點(diǎn)使得構(gòu)建聽覺感存算一體技術(shù)富有挑戰(zhàn)。

2013年，Shah等人[86]將憶阻交叉開關(guān)存儲(chǔ)器與助聽器的超低功率亞閾值有限脈沖響應(yīng)濾波器組連接，在0.8V電壓下最大限度節(jié)省功率。Saleh等人[87]提出了一種適用于語言情感識(shí)別的低功耗可拓展計(jì)算硬件架構(gòu)，利用憶阻性突觸完成兩種不同的拓?fù)鋵?duì)應(yīng)兩種不同情緒狀態(tài)。Rafique等人[88]提出一種用于語音識(shí)別的雙記憶突觸的多層神經(jīng)網(wǎng)絡(luò)，通過生物學(xué)的方式學(xué)習(xí)可塑性。對(duì)美國(guó)常用元音進(jìn)行實(shí)驗(yàn)，證明該體系結(jié)構(gòu)的有效性。

人腦實(shí)現(xiàn)聲音定位的兩種主要工作機(jī)制包括耳間時(shí)差(Interaural Time Difference， ITD)和耳間水平差(Interaural Level Difference， ILD)，2018年，Wang等人[89]利用1T-1R突觸設(shè)計(jì)了感知時(shí)空信息的SNN，利用ITD計(jì)算聲音位置。如圖6(a)所示，兩個(gè)突觸前神經(jīng)元(分別代表左耳和右耳)被用作輸入端口，兩個(gè)突觸后神經(jīng)元被設(shè)計(jì)為產(chǎn)生輸出內(nèi)部電壓信號(hào)。通過測(cè)量?jī)蓚€(gè)突觸后神經(jīng)元內(nèi)部電位之間的差異，可以精確識(shí)別發(fā)聲源的方位。

2018年，Sun等人[90]開創(chuàng)性地利用憶阻器的短期可塑性實(shí)現(xiàn)精確的時(shí)間計(jì)算，利用抑制聲音強(qiáng)度、頻率相關(guān)的突觸連接對(duì)時(shí)間差進(jìn)行低功耗檢測(cè)，電路結(jié)構(gòu)如圖6(b)，從而實(shí)現(xiàn)對(duì)聲音的定位。實(shí)驗(yàn)證明憶阻突觸在抑制ILD干擾的情況下只對(duì)寬頻率、高音強(qiáng)范圍編碼ITD信息。

3.5 感存算片上集成技術(shù)

傳統(tǒng)感存算電路的單層2維架構(gòu)浪費(fèi)了芯片面積，而將感知、存儲(chǔ)、計(jì)算垂直疊加、分層制造的片上集成技術(shù)對(duì)于未來高性能、低能耗的感存算系統(tǒng)至關(guān)重要。

2017年，Li等人[91]構(gòu)建如圖7(a)所示最高支持5層的3維憶阻器陣列，自整流和單極電阻切換行為可抑制層間潛在電流。同年，Shulaker等人[80]實(shí)現(xiàn)改進(jìn)器件的集成架構(gòu)，百萬級(jí)憶阻器存儲(chǔ)單元和碳納米晶體管制造在垂直堆疊層上。如圖7(b)所示，計(jì)算層、數(shù)據(jù)存儲(chǔ)層以及傳感層之間具有密集的垂直連接，納米系統(tǒng)每秒捕獲大量數(shù)據(jù)直接存儲(chǔ)在芯片上，并產(chǎn)生高度處理的信息。

單片3維集成[92]和新型納米技術(shù)在3D架構(gòu)中的使用使低功耗邏輯和高密度數(shù)據(jù)存儲(chǔ)成為可能。憶阻器陣列的3D堆疊層數(shù)是感存算片上集成的關(guān)鍵。2020年，Lin等人[93]成功構(gòu)建如圖7(c)所示的8層憶阻器陣列，并且實(shí)現(xiàn)了CNN。垂直連接的輸入輸出電極使直接映射和復(fù)雜計(jì)算電路成為可能，憶阻3D結(jié)構(gòu)與其他功能模塊的異構(gòu)集成將更好地利用這一獨(dú)特的單片集成技術(shù)，為腦啟發(fā)式計(jì)算在新興硬件架構(gòu)中開辟新的機(jī)會(huì)。

最近Wang等人[94]通過低溫原子層沉積技術(shù)成功制備了圖7(d)的3層柔性憶阻器陣列，除了高密度二進(jìn)制存儲(chǔ)功能，還可以實(shí)現(xiàn)單器件的多位存儲(chǔ)，為提高神經(jīng)計(jì)算具有重要意義。相較于固態(tài)片上架構(gòu)，柔性設(shè)備優(yōu)秀的延展性和3維堆疊為未來高密度、高性能的可穿戴感存算一體芯片提供了可能。

An等人[95]結(jié)合單片3D集成和垂直電阻隨機(jī)存儲(chǔ)器完成神經(jīng)形態(tài)計(jì)算系統(tǒng)的硬件實(shí)現(xiàn)。Sun等人[96]使用3D結(jié)構(gòu)的憶阻器突觸實(shí)現(xiàn)多層神經(jīng)網(wǎng)絡(luò)芯片，提出一種新型針對(duì)機(jī)器學(xué)習(xí)權(quán)重變化的優(yōu)化方法。Fernando等人[97]提出3D憶阻器的多核體系結(jié)構(gòu)，用于實(shí)現(xiàn)多種深度學(xué)習(xí)應(yīng)用程序。

圖6 聽覺感存算一體技術(shù)

圖7 感存算片上集成

4 展望

綜合上述對(duì)憶阻器感存算一體技術(shù)研究現(xiàn)狀的分析，對(duì)未來憶阻器感存算一體技術(shù)做出以下3點(diǎn)展望：

(1)基于憶阻器的存算一體邏輯電路：目前工作主要集中在小規(guī)模陣列的基本邏輯操作以及算法、操作流程的優(yōu)化等方面，基于憶阻器的存算融合架構(gòu)研究進(jìn)展不多。未來在大規(guī)模憶阻陣列的邏輯實(shí)現(xiàn)、新型存算一體架構(gòu)、存算一體邏輯電路的工程驗(yàn)證等方面將是研究熱點(diǎn)。

(2)基于憶阻器的存算一體類腦電路：憶阻器陣列在神經(jīng)網(wǎng)絡(luò)硬件加速方面取得了一定成果，但目前的類腦電路集成度不高，缺乏統(tǒng)一的操作架構(gòu)。未來在憶阻類腦芯片、可重構(gòu)類腦電路以及系統(tǒng)級(jí)的電路等方面需要繼續(xù)深入研究。

(3)基于憶阻器的感存算一體技術(shù)：憶阻器感存算一體技術(shù)起步較晚，目前的應(yīng)用主要集中在觸覺、視覺感存算一體方面，處理數(shù)據(jù)量級(jí)較低、工作任務(wù)較為簡(jiǎn)單。自2019年，多種感存算一體技術(shù)的原型芯片逐漸展現(xiàn)，未來嗅覺、聽覺等生物感存算技術(shù)將成為重要研究方向。Wang等人[94]制備的柔性憶阻材料和新型納米技術(shù)、多感知器件以及感存算片上集成技術(shù)將是未來可穿戴感存算設(shè)備以及感存算芯片大規(guī)模集成的重要基礎(chǔ)。