一種用于反應(yīng)堆控制棒位置測(cè)量的LCR 電橋裝置

李彥平， 王文俊

（中國兵器裝備集團(tuán)自動(dòng)化研究所有限公司特種計(jì)算機(jī)事業(yè)部， 四川 綿陽621000）

0 引言

本文設(shè)計(jì)的LCR 電橋裝置是一種專門用于反應(yīng)堆控制棒位置測(cè)量的裝置， 是依據(jù)國內(nèi)某型反應(yīng)堆棒控棒測(cè)系統(tǒng)的要求而專門設(shè)計(jì)， 其主要原理是通過測(cè)量控制棒套筒內(nèi)棒位變化帶來的容值變化來精確判斷控制棒的運(yùn)行位置，從而控制反應(yīng)堆運(yùn)行功率。該系統(tǒng)的測(cè)量準(zhǔn)確性對(duì)反應(yīng)堆安全運(yùn)行有著重要意義。

1 測(cè)量理論

本項(xiàng)目中的被測(cè)物并非標(biāo)準(zhǔn)電容器， 但對(duì)其容值的測(cè)量可借鑒普通的LCR 表原理[1]，被測(cè)物阻抗由實(shí)部和虛部構(gòu)成，其關(guān)系如圖1 所示。

對(duì)于理想電容而言：

圖1 阻抗Z 包括實(shí)部R 和虛部X

對(duì)于真實(shí)的電容器而言，其真實(shí)值可以等效為圖2所示電路中包含的各成分的矢量和。

對(duì)電容通過儀器進(jìn)行測(cè)量，如圖3 所示， 可以得到它的測(cè)量值（指示值），測(cè)量值與真實(shí)值有一定的誤差， 即取決于測(cè)量儀器的固有損耗和不精確性，又與測(cè)量條件有關(guān)，如頻率、測(cè)試信號(hào)電平、直流偏置、溫度及其他物理和電氣環(huán)境（濕度、電磁場(chǎng)、光、空氣、振動(dòng)、時(shí)間等）。

由于寄生參數(shù)的存在， 頻率對(duì)電容的測(cè)量有很大的影響，測(cè)試信號(hào)電平對(duì)電容的測(cè)量也產(chǎn)生影響，圖4 所示為不同介電常數(shù)K 的瓷片電容， 在不同測(cè)試信號(hào)電平下， 電容變化的曲線。

圖2 真實(shí)電容的等效電路

偏置電壓對(duì)高介電常數(shù)的陶瓷電容有很大的影響，如圖5 所示。

溫度和時(shí)間對(duì)陶瓷電容的影響也不可忽略[2]。

圖3 測(cè)量電路

圖4 陶瓷電容隨測(cè)試信號(hào)電平變化

圖5 陶瓷電容隨偏置電壓變化

2 電容測(cè)量方法選擇

對(duì)于阻抗的測(cè)量應(yīng)根據(jù)測(cè)量需求、測(cè)量條件，考慮頻率覆蓋范圍、 測(cè)量范圍、 測(cè)量精度及操作的易用性等因素，選擇合適的方案[3]。

常見的測(cè)量方法主要有六種， 電橋法、 諧振法、I-V法、RF I-V 法、網(wǎng)絡(luò)分析法、自動(dòng)平衡橋法[4，5]。 考慮可編程測(cè)量頻率≤1MHz，步進(jìn)10Hz；測(cè)量誤差：≤0.02%@2000pf的指標(biāo)要求，本方案采用自動(dòng)平衡橋方法（也是目前大部分測(cè)量儀器選用的方法）， 該方法具有頻率范圍覆蓋廣（5Hz～100MHz），在寬阻抗測(cè)量范圍內(nèi)都具有高精度等優(yōu)點(diǎn)。 其基本原理如圖6 所示。 流過被測(cè)元件Zx 的電流與流過標(biāo)準(zhǔn)電阻R 的電流相等，通過測(cè)量L 端和R 上的電壓， 即可計(jì)算得出Zx 的阻抗。 通常， 該電路在低頻≤100KHz 時(shí)，性能指標(biāo)較好，但在高頻時(shí)由于受到放大器性能的限制，其測(cè)量精度會(huì)惡化。一般在高頻時(shí)應(yīng)采用精密檢波器、 相位檢測(cè)器、 積分器和矢量調(diào)制器構(gòu)成的I-V 轉(zhuǎn)換器保證高頻時(shí)的測(cè)量精度。

測(cè)量電路從功能上劃分，主要包括信號(hào)源、自動(dòng)平衡橋和矢量比檢測(cè)器三部分，如圖7 所示。 信號(hào)源部分產(chǎn)生測(cè)試信號(hào)，采用DDS方法，由FPGA+DAC 實(shí)現(xiàn)，其頻率范圍20Hz～1MHz，最大頻率分辨率小于1mHz；電平范圍5mVrms～2.1Vrms，通過調(diào)整衰減器實(shí)現(xiàn)。 自動(dòng)平衡橋部分在整個(gè)頻率范圍內(nèi)自動(dòng)平衡Range 電阻電流和DUT 電流以維持低端L 處于零電勢(shì)。 矢量比檢測(cè)器部分測(cè)量Range 電阻和DUT 上的電壓矢量，由于Range 電阻（標(biāo)準(zhǔn)電阻）是已知量，因此，可計(jì)算出DUT 的阻抗。

圖6 自動(dòng)平衡橋

圖7 自動(dòng)平衡橋阻抗測(cè)量框圖

無論坐標(biāo)軸的方向如何， 一旦選定就在整個(gè)測(cè)量周期內(nèi)保持不變，X 軸和Y 軸必須嚴(yán)格垂直，互成90°；參考信號(hào)電壓可以不和任何一個(gè)被測(cè)電壓的方向相同，但應(yīng)和被測(cè)電壓保持固定的相位關(guān)系，即相位差θ 在整個(gè)測(cè)量過程中保持不變。 依次測(cè)出相量電壓的四個(gè)投影分量，就可以根據(jù)公式計(jì)算出相量比的值。算出相量比值后，可計(jì)算出所需的其他被測(cè)參數(shù)。 由于正交坐標(biāo)系精確性和參考軸的相角θ，由FPGA+DAC 軟件軟件來保證，所以簡(jiǎn)化了硬件電路設(shè)計(jì)，能克服了同相誤差，提高測(cè)量精度。

圖8 自由軸測(cè)量原理

3 系統(tǒng)方案設(shè)計(jì)

系統(tǒng)的構(gòu)成框圖如圖9。 所示，主要包括AC-DC 電源及電源管理系統(tǒng)模塊、信號(hào)源模塊、信號(hào)檢測(cè)模塊、信號(hào)處理與控制模塊、通信接口模塊、人機(jī)交互模塊、光柵尺測(cè)距模塊等。 AC-DC 電源及電源管理系統(tǒng)模塊實(shí)現(xiàn)交流220V 到直流的變換（線性電源），DC-DC 變換（各模塊需要的低壓供電，根據(jù)負(fù)載特性，采用數(shù)字和模擬兩種）；信號(hào)源模塊包括信號(hào)源產(chǎn)生電路、 電壓偏置路， 通過ARM 進(jìn)行參數(shù)設(shè)置、時(shí)序的控制通過FPGA 實(shí)現(xiàn)；信號(hào)檢測(cè)模塊包括電壓電流變換/采樣電路、 程控放大電路、相位檢測(cè)電路等，時(shí)序的控制通過FPGA 實(shí)現(xiàn)；信號(hào)處理與控制模塊通過FPGA 實(shí)現(xiàn)相關(guān)信號(hào)的采樣、算法處理、補(bǔ)償?shù)龋ㄟ^ARM 實(shí)現(xiàn)相關(guān)參數(shù)的設(shè)置、通信、光柵尺測(cè)距、 人機(jī)交互等功能。 整個(gè)系統(tǒng)涉及數(shù)字電路與模擬電路， 高頻電路與低頻電路， 應(yīng)考慮EMC 設(shè)計(jì)的問題，如PCB 的優(yōu)化設(shè)計(jì)、電源的設(shè)計(jì)、濾波設(shè)計(jì)、電磁屏蔽等。

圖9 系統(tǒng)的組成框圖

3.1 信號(hào)源設(shè)計(jì)

常用的正弦信號(hào)產(chǎn)生的方法主要有： 鎖相環(huán)（PLL）、直接頻率合成器（DDS）。 由于本課題頻率可調(diào)范圍寬，頻率分辨率要求高，因此，擬采用DDS 實(shí)現(xiàn)，具體采用FP GA 芯片+DAC 實(shí)現(xiàn)正弦信號(hào)產(chǎn)生，圖10 所示為正弦信號(hào)產(chǎn)生邏輯。 正弦信號(hào)的產(chǎn)生通過DDS 頻率合成模塊實(shí)現(xiàn)，它包含一個(gè)頻率控制寄存器（M），一個(gè)相位累計(jì)器和一個(gè)正弦查找表（Sin-LUT）；在參考時(shí)鐘fref下，頻率控制字與相位累加器的值相加， 將相位累加器的值作為正弦查找表的偏移地址以獲得正弦信號(hào)的幅度值， 正弦信號(hào)的頻率等于相位累計(jì)器的溢出頻率，可以表達(dá)為：

圖10 正弦信號(hào)產(chǎn)生框圖

若時(shí)鐘頻率Fclk=100MHz，參考頻率fref=4MHz 時(shí)，相位累加器選N=32 位，則頻率分辨率為0.93mHz；例如，當(dāng)需要輸出10KHz 正弦信號(hào)時(shí)，頻率控制字取M= 10737418，則生成的正弦頻率fsine=9.999KHz，頻率誤差非常小。

為了兼顧輸出頻率范圍和頻率分辨率指標(biāo)， 可采用分段實(shí)現(xiàn)的思路，根據(jù)輸出頻率的設(shè)置，選擇參考頻率和控制字的長度。 生成的正弦信號(hào)還需要濾波、增益調(diào)整、疊加直流偏置和功率放大等環(huán)節(jié)，才能加載到負(fù)載上，其結(jié)構(gòu)框圖如圖11 所示。

圖11 信號(hào)源結(jié)構(gòu)框圖

3.2 信號(hào)檢測(cè)

根據(jù) “自由軸測(cè)量原理”， 信號(hào)檢測(cè)的目的是得到DUT 上的電壓矢量和標(biāo)準(zhǔn)電阻上的電壓矢量。 采用相敏檢波方法如圖12 所示，基準(zhǔn)正交信號(hào)r1（t）和r2（t）由FPAG+DAC 芯片采用DDS 方法實(shí)現(xiàn)。 通過選擇開關(guān)分時(shí)復(fù)用而不是并行采樣DUT 和標(biāo)準(zhǔn)電阻上的電壓信號(hào)， 這樣做可以獲得更高的一致性。 ADC 采用可積分式ADC， 通過控制積分時(shí)間為高頻信號(hào)和工頻信號(hào)的周期倍數(shù)， 可消除工頻及高頻干擾。ADC 也可采用高性能高速ADC，采樣后通過高性能FPGA 做濾波及計(jì)算等處理。

圖12 相敏檢波原理

3.3 四端對(duì)稱結(jié)構(gòu)

如圖13 所示，是連接DUT 的四端對(duì)稱結(jié)構(gòu)，各端的意義和作用如下：

Hc—高端電流，信號(hào)源輸出的測(cè)試信號(hào)通過該端加到被測(cè)件DUT上；Hp—高端電壓， 信號(hào)送入輸入電路，用于計(jì)算高端矢量電壓；Lc-低端電流， 流過標(biāo)準(zhǔn)電阻后，送入輸入電路，用于計(jì)算低端矢量電壓；Lp-低端電壓，將檢測(cè)到的低端電壓送入反饋環(huán)路作用于平衡電橋， 從而使Lp端的電位始終保持為零，即虛地。

四端對(duì)稱結(jié)構(gòu)用同軸電纜把信號(hào)電壓通路與電流通路相隔離，返回電流通過同軸電纜的屏蔽層，這樣便抵消了內(nèi)導(dǎo)體所產(chǎn)生的磁通。所以，四端對(duì)稱結(jié)構(gòu)消除了存在于測(cè)量通道中的誤差因素， 如電纜的串聯(lián)殘留阻抗、電纜間的寄生電容、電纜間的互感耦合等。利用四端對(duì)稱結(jié)構(gòu)和自動(dòng)平衡電橋方法，在很寬的范圍內(nèi)精確測(cè)量阻抗，在很寬的頻率范圍內(nèi)使電橋自動(dòng)處于平衡狀態(tài)。

圖13 四端對(duì)稱結(jié)構(gòu)

3.4 自動(dòng)平衡方法

自動(dòng)平衡電橋方法主要是測(cè)量DUT 兩端的矢量電壓和標(biāo)準(zhǔn)電阻上的電壓矢量。 電壓高端Hp和電流高端Hc端互相隔離， 這樣可精確地測(cè)量出加到DUT 上的電壓。電流從高端流向低端，如果Lc端有電位， Lc端和地就會(huì)產(chǎn)生寄生電容，從而影響測(cè)量的準(zhǔn)確性。 所以，低端必須為接近于地的電位水平， 即虛地。 才能準(zhǔn)確地測(cè)量出DUT 的阻抗。虛地是由一個(gè)反饋環(huán)路產(chǎn)生的，反饋環(huán)路由輸入放大器、窄帶高增益放大器和輸出放大器組成。 該電路使Lp端為虛地并且使電流流過標(biāo)準(zhǔn)電阻， 通過檢測(cè)標(biāo)準(zhǔn)電阻上的電壓，可測(cè)量出流過DUT 上的電流。 如圖14 所示， 當(dāng)改變測(cè)試信號(hào)的頻率或改變測(cè)試信號(hào)的電平時(shí)， 電橋就會(huì)處于不平衡狀態(tài)，Lp端會(huì)產(chǎn)生誤差電流，經(jīng)I-V 轉(zhuǎn)換后送入相位檢波電路； 檢波電路將其分為0°和90°矢量分量并輸出給積分器； 積分器輸出與測(cè)試信號(hào)進(jìn)行調(diào)制以驅(qū)動(dòng)0°和90°分量信號(hào)； 調(diào)制電路輸出的信號(hào)合成和放大，通過標(biāo)準(zhǔn)電阻反饋后， 抵消了通過DUT 的電流使電橋又重新處于平衡狀態(tài)。

圖14 自動(dòng)平衡橋原理

3.5 量程設(shè)計(jì)

阻抗測(cè)量應(yīng)根據(jù)阻抗的大小設(shè)置多個(gè)量程， 并實(shí)現(xiàn)量程自動(dòng)切換。 實(shí)現(xiàn)的方式如圖15 所示，通過改變量程電阻（標(biāo)準(zhǔn)電阻）和后級(jí)的放大器增益。 采樣電阻的調(diào)節(jié)策略為：根據(jù)上一次的測(cè)量結(jié)果，選擇阻抗值最接近的采樣電阻值。 VDUT和經(jīng)過I-V 轉(zhuǎn)換的VCUR經(jīng)過相同的測(cè)量通道， 進(jìn)入最后的ADC 部分， 所以選擇最接近的采樣電阻值， 可以保證信號(hào)能夠有盡可能大的信噪比， 從而提高測(cè)量的準(zhǔn)確度。同時(shí)，考慮到電阻在測(cè)量過程中，可能存在一定范圍內(nèi)的波動(dòng)，所以選擇采樣電阻的時(shí)候，應(yīng)采取一種模擬遲滯比較器的選擇策略。

圖15 自動(dòng)量程切換電路

3.6 測(cè)試電平自動(dòng)控制

保持測(cè)試信號(hào)電平在測(cè)量過程中維持不變對(duì)阻抗測(cè)量的精確性有重要的影響。應(yīng)采用反饋控制的方法，如圖16 所示，通過數(shù)字或模擬的方法采集加載到DUT 上的電壓， 并與設(shè)置的值比較， 根據(jù)誤差值調(diào)整信號(hào)源輸出幅度，使其維持在設(shè)置的值。

圖16 測(cè)試電平幅度自動(dòng)控制電路

3.7 測(cè)量時(shí)間

測(cè)量時(shí)間與測(cè)量精度、 分辨率及其測(cè)量值的穩(wěn)定度成反比，因此，需要實(shí)際測(cè)量時(shí)做折中處理。本方案的測(cè)量時(shí)間主要由采樣時(shí)間、軟件濾波時(shí)間決定（計(jì)算量很小，可以忽略）；采樣時(shí)間的減少通過使用高速ADC 實(shí)現(xiàn)，濾波時(shí)間的減少通過優(yōu)化濾波器設(shè)計(jì)和采用高速高性能FPGA芯片實(shí)現(xiàn)。若采用雙斜率積分ADC，應(yīng)優(yōu)化其采樣的點(diǎn)數(shù)。

3.8 測(cè)量誤差與補(bǔ)償

測(cè)量結(jié)果中總是不可避免的存在誤差， 主要包括測(cè)量儀器系統(tǒng)誤差、測(cè)量夾具殘差、測(cè)量引線殘差和噪聲引起的誤差。

測(cè)量誤差補(bǔ)償主要包括開路/短路補(bǔ)償、 開路/短路/負(fù)載補(bǔ)償、參考信號(hào)誤差補(bǔ)償、DC 誤差補(bǔ)償?shù)?。設(shè)計(jì)時(shí)應(yīng)逐項(xiàng)考慮，在此不展開討論。

4 設(shè)計(jì)驗(yàn)證

該設(shè)計(jì)已經(jīng)用于國內(nèi)某型反應(yīng)堆的原理驗(yàn)證樣機(jī)，主要負(fù)責(zé)反應(yīng)堆的棒位測(cè)量功能。產(chǎn)品的主要性能指標(biāo)：①測(cè)量量程可達(dá)10fF～1F；②測(cè)量誤差為≤0.02%@2000pf；③可編程測(cè)量頻率， 可調(diào)范圍為DC～1MHz， 調(diào)整步進(jìn)10Hz。

本設(shè)計(jì)配合專門的應(yīng)用軟件算法和前端傳感器可以精確的測(cè)量反應(yīng)堆控制棒運(yùn)動(dòng)位置。 筆者將本設(shè)計(jì)中的產(chǎn)品與國內(nèi)外現(xiàn)有的產(chǎn)品性能進(jìn)行了比較[6]，性能指標(biāo)達(dá)到國內(nèi)領(lǐng)先水平，接近世界先進(jìn)水平，具體見表1。

表1 國內(nèi)外同類產(chǎn)品對(duì)比

5 結(jié)束語

本項(xiàng)目研究成果的成功應(yīng)用，有力支撐了國內(nèi)某型反應(yīng)堆的樣機(jī)研制和驗(yàn)證， 提升了該型反應(yīng)堆的整體性能，提高了我國核工業(yè)的自主可控水平，解決了制約我國某型反應(yīng)堆棒位檢測(cè)控制系統(tǒng)的關(guān)鍵共性技術(shù)和瓶頸，項(xiàng)目產(chǎn)品在性能指標(biāo)上已經(jīng)接近國際同類先進(jìn)水平，部分指標(biāo)達(dá)到國際領(lǐng)先水平，可完全替代國外同類高端進(jìn)口產(chǎn)品。